迟滞比较器、集成电路及电压比较方法技术

本发明专利技术公开了一种迟滞比较器、集成电路及电压比较方法。所述迟滞比较器包括第一输入晶体管，被配置为在其栅极接收第一输入电压，第二输入晶体管，被配置为在其栅极接收第二输入电压；输出端；第一节点，通过第二电阻与第一输入晶体管的源极相连，并通过第三电阻与第二输入晶体管的源极相连；比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到输出端，偏置电源，被配置为通过向第一电阻施加电压产生偏置电流并将偏置电流提供至第一节点；其中，第一电阻、第二电阻及第三电阻为同类型电阻，第二电阻和第三电阻具有不同的阻值。

【技术实现步骤摘要】

本专利技术涉及电子
的电压比较技术，尤其涉及一种迟滞比较器、集成电路及电压比较方法。
技术介绍
在电路设计中，常用迟滞比较器来用于排除一些低于门限电压的噪声电压的干扰。迟滞比较器通常包括第一输入端、第二输入端以及输出端。输出端根据第一输入端的输入电压Vp及第二输入端的输入电压Vn的大小，输出对应的逻辑高电平或逻辑低电平。逻辑高电平和逻辑低电平是相对而言的，一般逻辑高电平对应的电平和逻辑低电平对应的电平，相对于同一参考电平，逻辑高电平对应的电平高于所述逻辑低电平对应的电平。比如，逻辑低电平对应的电平，相对于接地电平的电压为0伏，所述逻辑高电平对应的电平，相对于接地点电平可为大于0伏的任意电压值(实际电路中应该是大于2.5V的电压值)。迟滞比较器内部还将产生回滞电压Vhy。回滞电压Vhy的产生，会使输出端在Vp-Vn>VTRP+时，输出端Vo输出逻辑高电平；在Vn-Vp<VTRP-时，输出端Vo输出逻辑低电平。假设输出端输出的电压为Vo，这样使得迟滞比较器，不会在Vp＝Vn的瞬间导致Vo在逻辑高电平和逻辑低电平之间翻转。Vhy＝VTRP+VTRP-。通常所述VTRP+为正向阀值电压；所述VTRP-为负向阀值电压；所述Vhy为正向阀值电压减去负向阀值电压的差。所述VTRP+及所述VTRP-进行电压比较的两个门限值。理想的迟滞比较器的回滞电压，应该不受到温度或电子器件的制作工艺等因素的影响，不管在怎样的工作环境下，都能提供稳定的回滞电压，从而能够保证回滞比较电路工作性能的稳定性和精确性。且同一批次生产的同型号的迟滞比较器的回滞电压之间的方差较小，才能保证批量生产的产品的稳定性和精确性。
技术实现思路
本专利技术实施例提供一种迟滞比较器、集成电路及电压比较方法，期望至少部分解决迟滞比较器精确性不够的问题。本专利技术的技术方案是这样实现的：本专利技术实施例第一方面提供一种迟滞比较器，所述迟滞比较器包括：第一输入晶体管，被配置为在其栅极接收第一输入电压，第二输入晶体管，被配置为在其栅极接收第二输入电压；输出端；第一节点，通过第二电阻与所述第一输入晶体管的源极相连，并通过第三电阻与所述第二输入晶体管的源极相连；比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到所述输出端，偏置电源，被配置为通过向第一电阻施加电压产生偏置电流并将偏置电流提供至第一节点；其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，所述第二电阻和所述第三电阻具有不同的阻值。基于上述方案，所述偏置电源包括：参考电压源，配置为向所述第一电阻施加电压形成第一电流；电流镜，配置为镜像所述第一电流形成所述偏置电流。基于上述方案，所述参考电压源为能够提供带隙电压的带隙电压源。基于上述方案，所述第一电阻包括m1个具有第一阻值的第四电阻；所述m1为不小于1的整数；所述第二电阻包括m2个具有所述第一阻值的第四电阻；所述m2为0或正整数；所述第三电阻包括m3个具有所述第一阻值的第四电阻；所述m3为0或正整数。基于上述方案，所述迟滞比较器，还包括：选择电路，配置为选择所述第二电阻和所述第三电阻的阻值。基于上述方案，所述迟滞比较器包括首尾相连的多个电阻形成的电阻串；所述电阻串一端与第一输入晶体管源极，另一端与第二输入晶体管的源极，所述选择电路，包括多条连接在所述电阻串的不同电阻之间的选择路径，配置为依据选择输入选择导通一条所述选择路径，实现所述第二电阻和所述第三电阻的阻值选择。本专利技术实施例第二方面提供一种集成电路，所述集成电路包括：第一输入晶体管，被配置为在其栅极接收第一输入电压，第二输入晶体管，被配置为在其栅极接收第二输入电压；输出端；第一节点，通过第二电阻与所述第一输入晶体管的源极相连，并通过第三电阻与所述第二输入晶体管的源极相连；比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到所述输出端，偏置电源，被配置为通过向第一电阻施加电压产生偏置电流并将偏置电流提供至第一节点；其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，所述第二电阻和所述第三电阻具有不同的阻值。基于上述方案，所述偏置电源包括：参考电压源，配置为向所述第一电阻施加电压形成第一电流；电流镜，配置为镜像所述第一电流形成所述偏置电流。基于上述方案，所述参考电压源为能够提供带隙电压的带隙电压源。基于上述方案，所述第一电阻包括m1个具有第一阻值的第四电阻；所述m1为不小于1的整数；所述第二电阻包括m2个具有所述第一阻值的第四电阻；所述m2为0或正整数；所述第三电阻包括m3个具有所述第一阻值的第四电阻；所述m3为0或正整数。基于上述方案，所述迟滞比较器，还包括：选择电路，配置为选择所述第二电阻和所述第三电阻的阻值。基于上述方案，所述集成电路还包括首尾相连的多个电阻形成的电阻串；所述电阻串一端与第一输入晶体管源极，另一端与第二输入晶体管的源极，所述选择电路，包括多条连接在所述电阻串的不同电阻之间的选择路径，配置为依据选择输入选择导通一条所述选择路径，实现所述第二电阻和所述第三电阻的阻值选择。本专利技术实施例第三方面提供一种电压比较方法，所述方法包括：向第一输入晶体管的栅极施加第一输入电压；向第二输入晶体管的栅极施加第二输入电压；利用第一电流产生偏置电流；使所述偏置电流的一部分经第二电阻流入第一输入晶体管的源极，该偏置电流的其余部分经第三电阻流入第二输入晶体管的源极；以及输出指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号，其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，第二电阻和第三电阻具有不同的阻值。基于上述方案，所述利用所述第一电流产生偏置电流，包括：向所述第一电阻施加电压产生第一电流；镜像所述第一电流，产生所述偏置电流。基于上述方案，所述产生流过第一电阻的第一电流，包括：向所述第一电阻施加带隙电压；通过所述带隙电压作用于所述第一电阻产生所述第一电流。基于上述方案，所述方法还包括：接收选择输入；依据所述选择输入选择供所述偏置电流的分电流经过的所述第二电阻和所述第三电阻。本专利技术实施例所述迟滞比较器、集成电路及电压比较方法，第二电阻连接在第一输入晶体管的源极，第三电阻连接在第二数据晶体管的栅极，第二电阻和第三电阻的阻值不同，这样就能够利用第二电阻和第三电阻的分压，使得在第一输入晶体管的源漏电流Ids和第二输入晶体管的源漏电流Ids相等时，所述第一输入晶体管和第二输入晶体管的源极电压不同。这样的话，当第一输入晶体管的漏极和第二输入晶体管的漏极的电压相等时，是所述迟滞比较器比较结果的翻转点。若假设第一输入端的输入电压为Vp，第二输入端的输入电压为Vn，则这个翻转点对应的Vp-Vn＝VTRP+或Vn-Vp＝VTRP-，此时，所述第二电阻两端施加的第一电压和第三电阻施加的第二电压等于所述VTRP+及所述VTRP-，显然在进行电压比较时，比较结果翻转点显然不是Vp等于Vn的时候，这种电压比较即为前述的迟滞比较。本实施例所述迟滞比本文档来自技高网...

【技术保护点】
一种迟滞比较器，所述迟滞比较器包括：第一输入晶体管，被配置为在其栅极接收第一输入电压，第二输入晶体管，被配置为在其栅极接收第二输入电压；输出端；第一节点，通过第二电阻与所述第一输入晶体管的源极相连，并通过第三电阻与所述第二输入晶体管的源极相连；比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到所述输出端，偏置电源，被配置为通过向第一电阻施加电压产生偏置电流并将偏置电流提供至第一节点；其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，所述第二电阻和所述第三电阻具有不同的阻值。

【技术特征摘要】
1.一种迟滞比较器，所述迟滞比较器包括：第一输入晶体管，被配置为在其栅极接收第一输入电压，第二输入晶体管，被配置为在其栅极接收第二输入电压；输出端；第一节点，通过第二电阻与所述第一输入晶体管的源极相连，并通过第三电阻与所述第二输入晶体管的源极相连；比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到所述输出端，偏置电源，被配置为通过向第一电阻施加电压产生偏置电流并将偏置电流提供至第一节点；其中，所述第一电阻、所述第二电阻及所述第三电阻为同类型电阻，所述第二电阻和所述第三电阻具有不同的阻值。2.根据权利要求1所述的迟滞比较器，其中，所述偏置电源包括：参考电压源，配置为向所述第一电阻施加电压形成第一电流；电流镜，配置为镜像所述第一电流形成所述偏置电流。3.根据权利要1所述的迟滞比较器，其中，所述参考电压源为能够提供带隙电压的带隙电压源。4.根据权利要求1所述的迟滞比较器，其中，所述第一电阻包括m1个具有第一阻值的第四电阻；所述m1为不小于1的整数；所述第二电阻包括m2个具有所述第一阻值的第四电阻；所述m2为0或正整数；所述第三电阻包括m3个具有所述第一阻值的第四电阻；所述m3为0或正
\t整数。5.根据权利要求1所述的迟滞比较器，其中，所述迟滞比较器，还包括：选择电路，配置为选择所述第二电阻和所述第三电阻的阻值。6.根据权利要求5所述的迟滞比较器，其中，所述迟滞比较器包括首尾相连的多个电阻形成的电阻串；所述电阻串一端与第一输入晶体管源极，另一端与第二输入晶体管的源极，所述选择电路，包括多条连接在所述电阻串的不同电阻之间的选择路径，配置为依据选择输入选择导通一条所述选择路径，实现所述第二电阻和所述第三电阻的阻值选择。7.一种集成电路，所述集成电路包括：第一输入晶体管，被配置为在其栅极接收第一输入电压，第二输入晶体管，被配置为在其栅极接收第二输入电压；输出端；第一节点，通过第二电阻与所述第一输入晶体管的源极相连，并通过第三电阻与所述第二输入晶体管的源极相连；比较输出电路，连接到所述第一输入晶体管的漏极和所述第二输入晶体管的漏极，被配置为将指示第一输入晶体管的漏极电压大于或小于第二输入晶体管的漏极电压的信号提供到所述输出端，偏置电源，被配置为通过向第...

【专利技术属性】
技术研发人员：黄雷，周佳宁，黎兆宏，
申请(专利权)人：快捷半导体苏州有限公司，
类型：发明
国别省市：江苏;32