浅沟槽隔离结构及其形成方法技术

一种浅沟槽隔离结构及其形成方法，其中方法包括：提供半导体衬底；在半导体衬底内形成第一沟槽；对第一沟槽侧部和底部的半导体衬底进行第一离子注入，在第一沟槽侧部和底部的半导体衬底内形成阻挡层；至少刻蚀去除第一沟槽底部的阻挡层，形成第二沟槽；对第二沟槽底部的半导体衬底进行非晶化处理，形成非晶化区；刻蚀去除所述非晶化区，形成第三沟槽；在第一沟槽、第二沟槽和第三沟槽中形成隔离层。所述浅沟槽隔离结构的形成方法提高了浅沟槽隔离结构的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种浅沟槽隔离结构及其形成方法。
技术介绍
MOS(金属-氧化物-半导体)晶体管是现代集成电路中最重要的元件之一。隔离结构是MOS晶体管中重要的功能结构，用于电学隔离MOS晶体管中相邻的有源区。随着半导体技术的发展，集成电路中器件的尺寸越来越小，为实现高密度、高性能的MOS晶体管，隔离结构的隔离工艺变得越来越重要。浅沟槽隔离结构(STI)是一种重要的隔离结构。浅沟槽隔离结构的形成方法为：提供半导体衬底；在半导体衬底上生长氧化层；在氧化层上沉积硬掩膜层；以图形化的光刻胶为掩膜刻蚀硬掩膜层、氧化层及半导体衬底，在半导体衬底中形成沟槽；去除光刻胶；在所述沟槽内生长垫氧化层；在所述沟槽内沉积隔离层填充所述沟槽至所述硬掩膜层表面；对隔离层进行平坦化至露出硬掩膜层；用湿法刻蚀方法去除硬掩膜层和氧化层形成浅沟槽隔离结构。现有技术形成的浅沟槽隔离结构的性能和可靠性较差。
技术实现思路
本专利技术解决的问题是提供一种浅沟槽隔离结构及其形成方法，提高浅沟槽隔离结构的性能和可靠性。为解决上述问题，本专利技术提供一种浅沟槽隔离结构的形成方法，包括：提供半导体衬底；在半导体衬底内形成第一沟槽；对第一沟槽侧部和底部的半导体衬底进行第一离子注入，在第一沟槽侧部和底部的半导体衬底内形成阻挡层；至少刻蚀去除第一沟槽底部的阻挡层，形成第二沟槽；对第二沟槽底部的半导体衬底进行非晶化处理，形成非晶化区；刻蚀去除所述非晶化区形成第三沟槽；在第一沟槽、第二沟槽和第三沟槽中形成隔离层。可选的，所述阻挡层的材料为氮化硅。可选的，所述阻挡层的厚度为3nm～10nm。可选的，形成所述阻挡层采用的第一离子注入的工艺为：注入离子为氮离子，注入能量为3KeV～30KeV，注入剂量为1E15atom/cm2～1E16atom/cm2，注入角度为10度～35度。可选的，去除第一沟槽底部的阻挡层，形成第二沟槽。可选的，去除第一沟槽底部的阻挡层和阻挡层下方的部分半导体衬底，形成第二沟槽。可选的，去除阻挡层下方的部分半导体衬底的厚度为30nm～100nm。可选的，去除阻挡层下方的部分半导体衬底采用的刻蚀工艺为等离子体刻蚀，采用的刻蚀气体包括NF3、HBr和N2，NF3的流量为10sccm～100sccm，HBr的流量为100sccm～500sccm，N2的流量为5sccm～200sccm，源射频功率为100瓦～2000瓦，偏置射频功率为100瓦～500瓦，刻蚀腔室压强2毫托～50毫托。可选的，刻蚀去除第一沟槽底部的阻挡层的工艺为等离子体刻蚀，采用的刻蚀气体为CF4、CHF3、CH2F2、CH3F、C2F2或C3F8，气体流量为10sccm～500sccm，源射频功率为100瓦～1000瓦，偏置射频功率为10瓦～200瓦，刻蚀腔室压强2毫托～50毫托。可选的，所述非晶化处理的过程为：沿着第一沟槽和第二沟槽对半导体衬底进行第二离子注入，形成非晶化区。可选的，所述非晶化区的厚度为0.1um～0.5um。可选的，所述第二离子注入采用的离子为Si、Ge或Sn。可选的，所述第二离子注入的离子能量为50KeV～300KeV，离子剂量为5E14atom/cm2～5E15atom/cm2，离子注入角度为0度～5度。可选的，刻蚀去除所述非晶化区的工艺为等离子体刻蚀，采用的气体包括CF4、CHF3和Ar，CF4的流量为20sccm～50sccm，CHF3的流量为50sccm～100sccm，Ar的流量为50sccm～70sccm，源射频功率为200瓦～1000瓦，偏置射频功率为200瓦～300瓦，刻蚀腔室压强为2毫托～50毫托。可选的，所述隔离层的材料为氧化硅或高K介质材料。可选的，所述第一沟槽的剖面形状为方形，宽度为0.05um～0.2um，深度为30nm～100nm。可选的，所述浅沟槽隔离结构的纵向深度为0.2um～0.7um。本专利技术还提供了一种采用上述任意一项方法形成的浅沟槽隔离结构，包括：半导体衬底；位于半导体衬底内的第一沟槽；位于第一沟槽侧部半导体衬底内的阻挡层；位于第一沟槽底部的第二沟槽；位于第二沟槽底部的第三沟槽；第一沟槽、第二沟槽和第三沟槽中的隔离层。与现有技术相比，本专利技术具有以下优点：本专利技术提供的浅沟槽隔离结构的形成方法，在第一沟槽侧壁形成了阻挡层，阻挡层能够阻挡有源区中掺杂的离子进入浅沟槽隔离结构中，避免有源区中的离子浓度降低；形成隔离层后，后续需要用湿法刻蚀去除半导体衬底表面的掩膜层，所述掩膜层是在形成第一沟槽的过程中沉积到半导体衬底表面的，去除掩膜层后会在浅沟槽隔离结构两侧形成凹陷，虽然后续在该凹陷处沉积的栅介质层厚度较薄，但是由于第一沟槽侧壁形成有阻挡层，在栅电极层上施加电压后，栅介质层较薄的区域对应的沟道区域不会反型或者反型程度减小，减小了hump效应；对第二沟槽底部的半导体衬底采用第二离子注入进行非晶化的过程中，所述阻挡层还可以防止第二离子注入的离子进入第一沟槽侧壁的半导体衬底中形成异质结，避免晶体管漏电；阻挡层可以在对所述非晶化区进行刻蚀的过程中保护第一沟槽侧壁的半导体衬底不被刻蚀，增加了形成的浅沟槽隔离结构的高宽比。另一方面，对第二沟槽底部的半导体衬底进行非晶化处理后形成非晶化区，非晶化区的刻蚀速率大于未进行非晶化处理的半导体衬底，对非晶化区进行刻蚀可以增加对半导体衬底纵向刻蚀的深度，形成的浅沟槽隔离结构具有高的深宽比，浅沟槽隔离结构的隔离性能增强。进一步的，刻蚀去除第一沟槽底部的阻挡层后，还对阻挡层下方的部分半导体衬底进行了刻蚀，进一步增加了浅沟槽隔离结构的纵向深度，提高了浅沟槽隔离结构的隔离性能。本专利技术提供的浅沟槽隔离结构，具有位于第一沟槽侧壁的阻挡层，阻挡层能够阻挡有源区中掺杂的离子进入浅沟槽隔离结构中，避免有源区中的离子浓度降低；所述阻挡层使得后续在栅电极层施加电压后，栅介质层较薄的区域对应的沟道区域不会反型或者反型程度减小，减小了hump效应；所述阻挡层还可以防止第一沟槽侧壁的半导体衬底中形成异质结，避免晶体管漏电；所述浅沟槽隔离结构中具有第一沟槽、第二沟槽和第三沟槽，增加了浅沟槽隔离结构的深度，提高了浅沟槽隔离结构的隔离性能。附图说明图1至图3为本专利技术一实施例中MOS晶体管的结构示意图。图4至图8为本专利技术一实施例中MOS晶体管包含的浅沟槽隔离结构的形成过程的剖面结构示意图。图9至21为本专利技术另一实施例中浅沟槽隔离结构的形成过程的剖面结构示意图。具体实施方式现有技术形成的浅沟槽隔离结构的性能和可靠性较差。图1至图3为本专利技术一实施例中MOS晶体管的结构示意图。结合参考图1、图2和图3，图1为MOS晶体管的俯视图，图2为MOS晶体管沿着图1中的栅极结构延伸方向(A-A1轴线)的剖视图，图3为MOS晶体管沿着图1中垂直于栅极结构延伸方向且通过有源区(B-B1轴线)获得的剖视图。所述MOS晶体管包括：半导体衬底100，位于半导体衬底100表面的栅极结构102，位于栅极结构102两侧的源漏区103，位于半导体衬底中的浅沟槽隔离结构101。栅极结构102包括位于半导体衬底100表面的栅介质层(未图示)和位于栅介质层表面的栅电极层(未图示)。所述MOS晶体管采用源漏共用的结构，即一个MOS晶体管的源区同时是相邻MO本文档来自技高网...

【技术保护点】
一种浅沟槽隔离结构的形成方法，其特征在于，包括：提供半导体衬底；在半导体衬底内形成第一沟槽；对第一沟槽侧部和底部的半导体衬底进行第一离子注入，在第一沟槽侧部和底部的半导体衬底内形成阻挡层；至少刻蚀去除第一沟槽底部的阻挡层，形成第二沟槽；对第二沟槽底部的半导体衬底进行非晶化处理，形成非晶化区；刻蚀去除所述非晶化区，形成第三沟槽；在第一沟槽、第二沟槽和第三沟槽中形成隔离层。

【技术特征摘要】
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：提供半导体衬底；在半导体衬底内形成第一沟槽；对第一沟槽侧部和底部的半导体衬底进行第一离子注入，在第一沟槽侧部和底部的半导体衬底内形成阻挡层；至少刻蚀去除第一沟槽底部的阻挡层，形成第二沟槽；对第二沟槽底部的半导体衬底进行非晶化处理，形成非晶化区；刻蚀去除所述非晶化区，形成第三沟槽；在第一沟槽、第二沟槽和第三沟槽中形成隔离层。2.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述阻挡层的材料为氮化硅。3.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述阻挡层的厚度为3nm～10nm。4.根据权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，形成所述阻挡层采用的第一离子注入的工艺为：注入离子为氮离子，注入能量为3KeV～30KeV，注入剂量为1E15atom/cm2～1E16atom/cm2，注入角度为10度～35度。5.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，去除第一沟槽底部的阻挡层，形成第二沟槽。6.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，去除第一沟槽底部的阻挡层和阻挡层下方的部分半导体衬底，形成第二沟槽。7.根据权利要求6所述的浅沟槽隔离结构的形成方法，其特征在于，去除阻挡层下方的部分半导体衬底的厚度为30nm～100nm。8.根据权利要求6所述的浅沟槽隔离结构的形成方法，其特征在于，去除阻挡层下方的部分半导体衬底采用的刻蚀工艺为等离子体刻蚀，采用的刻蚀气体包括NF3、HBr和N2，NF3的流量为10sccm～100sccm，HBr的流量为
\t100sccm～500sccm，N2的流量为5sccm～200sccm，源射频功率为100瓦～2000瓦，偏置射频功率为100瓦～500瓦，刻蚀腔室压强2毫托～50毫托。9.根据权利要求5或6所述的浅沟槽隔离结构的形成方法，其特征在于，刻蚀去除第一沟槽底部的阻挡层的工艺为等离子体刻蚀，采用的刻蚀气体为CF4、CHF3、CH2F2、CH3F、C2F2...

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31