一种半导体器件及其制作方法和电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制作方法和电子装置，提供具PMOS区域和NMOS区域的半导体衬底，PMOS区域包括第一虚拟栅极，NMOS区域包括第二虚拟栅极，在半导体衬底上还形成有层间介电层；在半导体衬底上沉积形成SiO2层；去除第一虚拟栅极以形成沟槽；在沟槽中和SiO2层上沉积形成功函数金属层；执行平坦化工艺；在半导体衬底上形成图案化的硬掩膜层；根据图案化的硬掩膜层蚀刻去除第二虚拟栅极，其中，蚀刻包括主蚀刻和终点蚀刻，蚀刻采用的蚀刻气体包括NF3和H2；执行蚀刻后处理工艺。该方法避免了层间介电层的损伤和凝聚缺陷的发生，提高了器件的一致性和确保了器件的稳定性，最终提高了器件的性能和良品率。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种半导体器件及其制作方法和电子装置。
技术介绍
随着微电子技术的迅速发展，微电子技术的核心--互补金属氧化物半导体(CMOS)技术已经成为现代电子产品的支撑技术。在半导体制造工艺中，可以使用各种材料作为互补金属氧化物半导体器件的栅电极和栅极电介质，传统的互补金属氧化物半导体器件通常由氮氧化硅(SiON)作为栅极介质层，采用掺杂的多晶硅作为栅电极材料。但是，随着集成电路制造工艺的不断进步，芯片集成度的不断提高，技术节点的降低，在尺寸改变的趋势中，先进的互补金属氧化物半导体器件越来越多的采用金属栅极材料代替传统的多晶硅材料，高k电介质代替氧化层材料，即采用高k电介质/金属栅极(HK/MG)结构代替栅氧化层/虚拟多晶硅栅极结构，以避免由虚拟多晶硅栅极引起的多晶硅耗尽效应、掺杂硼原子扩散和较高的栅极漏电等问题。目前常见的高k电介质/金属栅极的制造方法包括栅极在后(gate-last)工艺，其中，栅极在后工艺中虚拟多晶硅栅极的去除是关键的步骤之一。目前去除虚拟栅极的工艺中存在很多的问题：1)界面层的引入和/或蚀刻过程会产生TiN(氮化钛)界面层，TiN界面层将提高器件的阈值电压，但是，TiN界面层的损伤会使器件发生较高的漏电、金属铝层的扩散以及与时间相关电介质击穿(Timedependentdielectricbreakdown，TDDB)性能的失效等问题；2)干法蚀刻和湿法蚀刻会消耗层间介电层，其中，大量层间介电层的消耗会导致金属残留物以及较低的栅极高度，从而降低器件的功率，最终严重的影响器件的良品率；3)由于主蚀刻工艺具有长的工艺时间和采用HBr气体，会在金属栅极区域中随机的产生凝聚缺陷，这将影响功函数金属层和金属层栅极的填充并在金属栅极中形成空洞，降低器件的良品率；4)在采用湿法蚀刻工艺形成NMOS金属栅极的蚀刻后处理过程中使用的化学试剂很难去除掉大量的聚合物。因此，目前急需一种制作具有高k电介质/金属栅极的半导体器件结构的方法，以解决现有技术中存在的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术为了克服目前存在问题，提供一种半导体器件的制作方法，包括：提供具有PMOS区域和NMOS区域的半导体衬底，所述PMOS区域包括第一虚拟栅极，所述NMOS区域包括第二虚拟栅极，其中，在所述半导体衬底上还形成有环绕所述第一和第二虚拟栅极并露出所述第一和第二虚拟栅极顶面的层间介电层；在所述半导体衬底上沉积形成SiO2层，所述SiO2层覆盖所层间介电层、所述第一和第二虚拟栅极的顶面；去除所述第一虚拟栅极以形成沟槽；在所述沟槽中和所述SiO2层上沉积形成功函数金属层，所述功函数金属层填满所述沟槽；执行平坦化工艺，直至露出所述层间介电层；在所述半导体衬底上形成覆盖所述PMOS区域露出所述NMOS区域的图案化的硬掩膜层；根据图案化的所述硬掩膜层蚀刻去除所述第二虚拟栅极，其中，所述蚀刻包括主蚀刻和终点蚀刻，所述蚀刻采用的蚀刻气体包括NF3和H2；执行蚀刻后处理工艺。示例性地，还包括在所述半导体衬底上形成图案化的硬掩膜层之前将所述半导体衬底放入前端开启式晶圆传送盒的步骤，其中，所述前端开启式晶圆传送盒里面是氮气环境。示例性地，还包括在执行蚀刻后处理工艺之后将所述半导体衬底放入缓冲空间的步骤。示例性地，还包括将所述半导体衬底放入缓冲空间之后将所述半导体衬底放入前端开启式晶圆传送盒的步骤，其中，所述前端开启式晶圆传送盒里面是氮气环境。示例性地，还包括去除所述第一虚拟栅极以形成所述沟槽之前对所述半导体衬底进行无晶圆自动清洗处理的步骤。示例性地，所述主蚀刻的时间为15s至25s，所述终点蚀刻的时间为10s至20s。示例性地，所述主蚀刻和所述终点蚀刻为脉冲等离子体蚀刻。示例性地，所述NF3的气体流量较小，H2的气体流量较大。示例性地，所述蚀刻后处理工艺的气体包括CF4和N2，所述蚀刻后处理工艺为单步处理工艺，所述蚀刻后处理的时间为10s至20s。示例性地，所述N2和CF4的比例范围为100:1至10:1，CF4的气体流量小于100sccm。示例性地，所述蚀刻后处理工艺的气体包括CF4、N2和H2。示例性地，形成图案化的所述硬掩膜层的步骤包括开口蚀刻和终点蚀刻，所述开口蚀刻和所述终点蚀刻为脉冲等离子体蚀刻。示例性地，所述第一虚拟栅极和所述第二虚拟栅极的材料包括多晶硅、SiN或无定型碳。示例性地，采用脉冲等离子体执行所述蚀刻后处理工艺。示例性地，采用脉冲等离子体蚀刻去除所述第一虚拟栅极以形成所述沟槽。本专利技术还提供一种采用上述方法制造的半导体器件。本专利技术还提供一种电子装置，所述电子装置包括所述半导体器件。本专利技术的半导体器件的制造方法避免了层间介电层的损伤和凝聚缺陷的发生，提高了器件的一致性和确保了器件的稳定性，最终提高了器件的性能和良品率。本专利技术半导体器件，采用前述方法制造，具有高良品率等优点。本专利技术的电子装置，使用了上述的半导体器件，因而同样具有上述优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1为采用栅极在后工艺制作具有高k电介质/金属栅极的半导体器件的工艺流程图；图2A-2C为根据本专利技术一个实施方式制作具有高k电介质/金属栅极的相关步骤所获得的器件的结构示意图；图3为根据本专利技术一个实施方式制作具有高k电介质/金属栅极的工艺流程图；图4A-4D为根据本专利技术一个实施方式制作具有高k电介质/金属栅极的相关步骤所获得的器件的结构示意图；图5为根据本专利技术一个实施方式制作具有高k电介质/金属栅极的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，包括：提供具有PMOS区域和NMOS区域的半导体衬底，所述PMOS区域包括第一虚拟栅极，所述NMOS区域包括第二虚拟栅极，其中，在所述半导体衬底上还形成有环绕所述第一和第二虚拟栅极并露出所述第一和第二虚拟栅极顶面的层间介电层；在所述半导体衬底上沉积形成SiO2层，所述SiO2层覆盖所层间介电层、所述第一和第二虚拟栅极的顶面；去除所述第一虚拟栅极以形成沟槽；在所述沟槽中和所述SiO2层上沉积形成功函数金属层，所述功函数金属层填满所述沟槽；执行平坦化工艺，直至露出所述层间介电层；在所述半导体衬底上形成覆盖所述PMOS区域露出所述NMOS区域的图案化的硬掩膜层；根据图案化的所述硬掩膜层蚀刻去除所述第二虚拟栅极，其中，所述蚀刻包括主蚀刻和终点蚀刻，所述蚀刻采用的蚀刻气体包括NF3和H2；执行蚀刻后处理工艺。

【技术特征摘要】
1.一种半导体器件的制作方法，包括：提供具有PMOS区域和NMOS区域的半导体衬底，所述PMOS区域包括第一虚拟栅极，所述NMOS区域包括第二虚拟栅极，其中，在所述半导体衬底上还形成有环绕所述第一和第二虚拟栅极并露出所述第一和第二虚拟栅极顶面的层间介电层；在所述半导体衬底上沉积形成SiO2层，所述SiO2层覆盖所层间介电层、所述第一和第二虚拟栅极的顶面；去除所述第一虚拟栅极以形成沟槽；在所述沟槽中和所述SiO2层上沉积形成功函数金属层，所述功函数金属层填满所述沟槽；执行平坦化工艺，直至露出所述层间介电层；在所述半导体衬底上形成覆盖所述PMOS区域露出所述NMOS区域的图案化的硬掩膜层；根据图案化的所述硬掩膜层蚀刻去除所述第二虚拟栅极，其中，所述蚀刻包括主蚀刻和终点蚀刻，所述蚀刻采用的蚀刻气体包括NF3和H2；执行蚀刻后处理工艺。2.如权利要求1所述的方法，其特征在于，还包括在所述半导体衬底上形成图案化的硬掩膜层之前将所述半导体衬底放入前端开启式晶圆传送盒的步骤，其中，所述前端开启式晶圆传送盒里面是氮气环境。3.如权利要求1所述的方法，其特征在于，还包括在执行蚀刻后处理工艺之后将所述半导体衬底放入缓冲空间的步骤。4.如权利要求3所述的方法，其特征在于，还包括将所述半导体衬底放入缓冲空间之后将所述半导体衬底放入前端开启式晶圆传送盒的步骤，其中，所述前端开启式晶圆传送盒里面是氮气环境。5.如权利要求1所述的方法，其特征在于，还包括去除所述第一虚拟栅极以形成...

【专利技术属性】
技术研发人员：纪世良，韩秋华，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31