一种LDO电路及其供电方法,FPGA芯片技术

本发明专利技术涉及一种LDO电路及其供电方法，FPGA芯片。在一个实施例中，该供电方法应用于由LDO电路以及配置存储器构成的FPGA芯片，其中，FPGA芯片包括：第一工作状态和第二工作状态，该LDO电路设置有第一输出电压和第二输出电压；该方法包括：确定FPGA芯片的工作状态；当FPGA芯片处于第一工作状态时，LDO电路由第一输出支路向第一外部功能模块输出第一输出电压；当FPGA芯片处于第二工作状态时，LDO电路由第二输出支路向第一外部功能模块输出第二输出电压。本发明专利技术有效的降低了FPGA芯片休眠状态时的功耗，从而延长电源的使用寿命。

【技术实现步骤摘要】

本专利技术涉及现场可编程逻辑门阵列(FieldProgrammableGateArray,FPGA)芯片的
，特别是一种LDO电路及其供电方法，FPGA芯片。
技术介绍
LDO电路广泛应用于电路系统中，作用是产生稳定的电压输出，给数字电路以及对电源敏感的模拟电路提供电源，从而保证整个系统的稳定工作。目前，LDO电路结构在产品应用中多采用带隙基准源加运放的结构，通过运放负反馈实现电压的精确控制。虽然现有的LDO电路结构能够实现比较高精度的稳压输出，但是整个电路结构中既包含带隙基准源BGR，又包含有运算放大器OP，这就必然会导致电路的整体功耗比较高，即使BGR和LDO都采用低功耗的电路结构，其静态电流之和也会达到10uA,这对于处于睡眠状态，静态电流仅有几十微安的低功耗FPGA芯片是一个不小的消耗。
技术实现思路
本专利技术的目的是为了解决现有技术存在的上述不足，提供一种通过对LDO电路及其供电方法的优化，实现在例如FPGA处于睡眠状态时，消耗极低功耗持续给配置存储器持续稳定供电使存储数据保持的电路及方法。为实现上述目的，第一方面，本专利技术提供了一种LDO电路，该电路包括：第一输出支路和第二输出支路；第一输出支路和第二输出支路与第一外部功能模块连接；根据第二外部功能模块提供的配置信息，由第一输出支路向第一外部功能模块输出第一输出电压或者由第二输出支路向第一外部功能模块输出第二输出电压。优选地，第一外部功能模块和第二外部功能模块为FPGA芯片内部的功能模块。优选地，第一输出支路包括：带隙基准源、第一运算放大器、第二运算放大器、第一功率管、第一电源电压和第一电阻及可用配置位调节电阻组成的电源网络；配置信息包括第一控制信号、第二控制信号和第三控制信号；第一运算放大器接入第一控制信号；第二运算放大器接入第二控制信号；带隙基准源的输出脚与第一运算放大器的反向输入端相连接；第一运算放大器正向输入端与可用配置位调节电阻、第一电阻相连接；第一电阻的另一端接地；第一运算放大器的正向输出端与第二运算放大器的反向输入端相连接；第一运算放大器的反向输出端与第二运算放大器的正向输入端相连接；第二运算放大器的输出端与第一功率管的栅极相连接；第一功率管的源极与第一电源电压相连接；第一功率管的漏极与可用配置位调节电阻的另一端、第二输出支路相连接；第二输出支路包括：第二电源电压和第二功率管；第二功率管的漏极与第一功率管的漏极相连接；第二功率管的栅极接入第三控制信号；第二功率管的源极与第二电源电压相连接。优选地，当第一控制信号和第二控制信号为第一电平，第三控制信号为第二电平时，第一输出支路向第一外部功能模块输出第一输出电压；当第一控制信号和第二控制信号为第二电平，第三控制信号为第一电平时，第二输出支路向第一外部功能模块输出第二输出电压。优选地，第一输出支路还包括：第一补偿电容和第二补偿电容；第二运算放大器的正向输入端与输出端通过第一补偿电容相连接；第一运算放大器的正向输出端通过第二补偿电容与第一功率管的漏极相连接。优选地，第一输出支路还包括：NMOS管、第一开关和第二开关；NMOS管的栅极通过第一开关与第一放大器的正向输出端相连接；NMOS管的漏极与第一功率管的漏极相连接；NMOS管的源极接地；第二开关短接可用配置位调节电阻。第二方面，本专利技术提供了一种LDO电路供电方法，应用于由LDO电路以及配置存储器构成的FPGA芯片，其中，FPGA芯片包括：第一工作状态和第二工作状态，LDO电路设置有第一输出电压和第二输出电压；该方法包括：确定FPGA芯片的工作状态；当FPGA芯片处于第一工作状态时，LDO电路通过第一输出支路向第一外部功能模块输出第一输出电压；当FPGA芯片处于第二工作状态时，LDO电路通过第二输出支路向第一外部功能模块输出第二输出电压。优选地，第一工作状态包括：起电模式、工作模式和等待模式中的一个或多个；第二工作状态包括：休眠模式。优选地，工作状态的切换通过FPGA芯片配置的方式实现。第三方面，本专利技术提供了一种FPGA芯片，该芯片包括：如上述介绍的LDO电路以及配置存储器；LDO电路设置有第一输出电压和第二输出电压；确定FPGA芯片的工作状态；当FPGA芯片处于第一工作状态时，LDO电路通过第一输出支路向第一外部功能模块输出第一输出电压；当FPGA芯片处于至第二工作状态时，LDO电路通过第一输出支路向第一外部功能模块输出第二输出电压。本专利技术提供的一种LDO电路及其供电方法，FPGA芯片，利用芯片配置的方式控制LDO电路为外部功能模块切换输出电压，从而减小了FPGA芯片休眠状态时的功耗，延长电源使用寿命。附图说明图1为本专利技术实施例提供的一种LDO电路的结构示意图；图2为本专利技术实施例提供的一种LDO电路的电路图；图3为采用本专利技术实施例LDO电路的FPGA芯片的时序图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为便于对本专利技术实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本专利技术实施例的限定。图1本专利技术实施例提供的一种LDO电路的结构示意图，如图1所示，该电路包括第一输出支路101和第二输出支路102；第一输出支路101和第二输出支路102与第一外部功能模块103连接；根据第二外部功能模块提供的配置信息，由第一输出支路101向第一外部功能模块103输出第一输出电压或者由第二输出支路102向第一外部功能模块103输出第二输出电压。需要说明的是，根据第二外部功能模块提供的第一配置信息，由第一输出支路101向第一外部功能模块103输出第一输出电压。根据第二外部功能模块提供的第二配置信息，由第二输出支路102向第一外部功能模块103输出第二输出电压。图2本专利技术实施例提供的一种LDO电路的电路图，如图2所示，第一输出支路包括：带隙基准源BGR、第一运算放大器OP1、第二运算放大器OP2、第一功率管PM1、第一电源电压VDDIO和第一电阻R1及可用配置位调节电阻R2组成的电源网络；配置信息包括第一控制信号PD_OP1、第二控制信号PD_OP1和第三控制信号VC_SW；第一运算放大器OP1接入第一控制信号PD_OP1；第二运算放大器OP2接入第二控制信号PD_OP2；带隙基准源BGR的输出脚与第一运算放大器OP1的反向输入端相连接；第一运算放大器OP1的正向输入端与可用配置位调节电阻R2、第一电阻R1相连接；第一电阻R1的另一端接地；第一运算放大器OP1的正向输出端与第二运算放大器OP2的反向输入端相连接；第一运算放大器OP1的反向输出端与第二运算放大器OP2的正向输入端相连接；第二运算放大器OP2的输出端与第一功率管PM1的栅极相连接；第一功率管PM1的源极与第一电源电压相连接；第一功率管PM1的漏极与可用配置位调节电阻R2的另一端、第二输出支路相连接；第二输出支路包括：第二电源电压和第二功率管PM2；第二功率管PM2的漏极与第一功率PM1管的漏极本文档来自技高网...

【技术保护点】
一种LDO电路，其特征在于，所述电路包括：第一输出支路和第二输出支路；所述第一输出支路和所述第二输出支路与第一外部功能模块连接；根据第二外部功能模块提供的配置信息，由所述第一输出支路向所述第一外部功能模块输出第一输出电压或者由所述第二输出支路向所述第一外部功能模块输出第二输出电压。

【技术特征摘要】
1.一种LDO电路，其特征在于，所述电路包括：第一输出支路和第二输出支路；所述第一输出支路和所述第二输出支路与第一外部功能模块连接；根据第二外部功能模块提供的配置信息，由所述第一输出支路向所述第一外部功能模块输出第一输出电压或者由所述第二输出支路向所述第一外部功能模块输出第二输出电压。2.根据权利要求1所述的电路，其特征在于，所述第一外部功能模块和所述第二外部功能模块为FPGA芯片内部的功能模块。3.根据权利要求1所述的电路，其特征在于，所述第一输出支路包括：带隙基准源、第一运算放大器、第二运算放大器、第一功率管、第一电源电压和第一电阻及可用配置位调节电阻组成的电源网络；所述配置信息包括第一控制信号、第二控制信号和第三控制信号；所述第一运算放大器接入第一控制信号；所述第二运算放大器接入第二控制信号；所述带隙基准源的输出脚与所述第一运算放大器的反向输入端相连接；所述第一运算放大器正向输入端与所述可用配置位调节电阻、所述第一电阻相连接；所述第一电阻的另一端接地；所述第一运算放大器的正向输出端与所述第二运算放大器的反向输入端相连接；所述第一运算放大器的反向输出端与所述第二运算放大器的正向输入端相连接；所述第二运算放大器的输出端与所述第一功率管的栅极相连接；所述第一功率管的源极与所述第一电源电压相连接；所述第一功率管的漏极与所述可用配置位调节电阻的另一端、所述第二输出支路相连接；所述第二输出支路包括：第二电源电压和第二功率管；所述第二功率管的漏极与所述第一功率管的漏极相连接；所述第二功率管的栅极接入第三控制信号；所述第二功率管的源极与所述第二电源电压相连接。4.根据权利要求3所述的电路，其特征在于，当所述第一控制信号和所述第二控制信号为第一电平，所述第三控制信号为第二电平时，所述第一输出支路向所述第一外部功能模块输出所述第一输出电压；当所述第一控制信号和所述第二控制信号为所述第二电平，所述第三控制信号为所述第一电平时，所述第二输出支路向所述第一...

【专利技术属性】
技术研发人员：周雪萍，薛庆华，刘明，
申请(专利权)人：京微雅格北京科技有限公司，
类型：发明
国别省市：北京;11