形成半导体结构的方法技术

本发明专利技术公开一种形成半导体结构的方法，其包含以下步骤。首先，在一目标层上形成多个轴心体。接着，在该些轴心体的两侧形成紧邻该些轴心体的多个第一衬垫层。之后，在该些第一衬垫层的两侧形成紧邻该些第一衬垫层的多个第二衬垫层。并且，在该些第二衬垫层的两侧形成紧邻该些第二衬垫层的多个第三衬垫层。后续，同时移除该些轴心体以及该些第二衬垫层。

【技术实现步骤摘要】

本专利技术涉及一种形成半导体结构的方法，且特别是涉及一种利用间隙壁自对准四重图案法(spacerself-alignedquartic-patterning,SAQP)转移图案以形成鳍状结构的方法。
技术介绍
随着场效晶体管(fieldeffecttransistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(finfieldeffecttransistor,FinFET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(draininducedbarrierlowering,DIBL)效应，并可以抑制短通道效应(shortchanneleffect,SCE)。鳍状场效晶体管元件是将栅极形成于基底的一鳍状结构上，而该鳍状结构一般为蚀刻基底所形成的互相平行的条状结构。然而，在尺寸微缩的要求下，各鳍状结构的宽度渐窄且各鳍状结构之间的间距缩小，并且在各种制作工艺参数限制以及物理极限的考虑下，如何能形成符合尺寸微缩要求的鳍状结构已为现今半导体产业的一大课题。
技术实现思路
本专利技术的一目的在于提供一种形成半导体结构的方法，其是形成包含有多个衬垫层的布局，选择地移除部分的衬垫层，再进一步将该布局转移至下方目标层中，以形成鳍状结构。由此，可形成精密的鳍状结构布局，并能使布局相对密集且具宽度均匀的鳍状结构。为达上述目的，本专利技术的一实施例提供一种形成半导体结构的方法，其包含以下步骤。首先，在一目标层上形成多个轴心体。接着，在该些轴心体的两侧形成紧邻该些轴心体的多个第一衬垫层。之后，在该些第一衬垫层的两侧形成紧邻该些第一衬垫层的多个第二衬垫层。并且，在该些第二衬垫层的两侧形成紧邻该些第二衬垫层的多个第三衬垫层。后续，同时移除该些轴心体以及该些第二衬垫层。本专利技术的形成半导体结构的方法，是通过形成具有矩形状图案的衬垫层，再利用该些衬垫层与轴心体之间的蚀刻选择比，移除该轴心体与部分的衬垫层，并通过剩余的衬垫层作为蚀刻掩模来形成鳍状结构。由此，本专利技术可更有利于形成尺寸或间距较小的鳍状结构，来构成精密的鳍状结构布局。附图说明图1至图4为本专利技术第一实施例中形成半导体结构的方法的步骤剖面示意图；图5至图8为本专利技术第二实施例中形成半导体结构的方法的步骤剖面示意图；图9至图10为本专利技术第三实施例中形成半导体结构的方法的步骤剖面示意图；图11至图13为本专利技术其他实施例中形成半导体结构的方法的步骤剖面示意图。主要元件符号说明300半导体层301掩模层302、303、305、306、307、308轴心体311第一间隙壁312、315第一衬垫层313第一材料层321第二间隙壁322、325、327第二衬垫层323第二材料层331第三间隙壁332、335、337第三衬垫层333第三材料层P1、2、P3、P4间距具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的数个优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。请参照图1至图4，所绘示者为本专利技术第一实施例中形成半导体结构的方法的步骤示意图。首先，提供一目标层，其可以是如图1所示的一半导体层300，例如是一硅层(siliconlayer)、一外延硅层(epitaxialsiliconlayer)、硅锗半导体层(silicongermaniumlayer)、碳化硅层(siliconcarbidelayer)或硅覆绝缘(silicononinsulation,SOI)层，但不以此为限。在另一实施例中，该目标层也可选择是一导电层，例如是一铝层(aluminumlayer,Allayer)、铜层(copperlayer,Culayer)或钨层(tungstenlayer,Wlayer)；或是一非导电层，如介电层(dielectriclayer)等，但不以此为限。接着，如图1所示，在半导体层300(即目标层)上形成多个图案化的轴心体(mandrel)303。在本实施例中，轴心体303的制作工艺可整合一般现有的半导体制作工艺，例如可进行一标准栅极制作工艺，以在半导体层300上形成多个栅极图案作为该些轴心体303。由此，轴心体303的材质可包含多晶硅(polysilicon)，或是其他与下方半导体层300或掩模层等具蚀刻选择比的合适材料，如氧化硅、氮化硅等。然而，本领域的通常知识者应了解，轴心体303的形成方式并不限于前述的制作工艺，也可能包含其他步骤。具体来说，各轴心体303之间优选是相互分隔，使任两相邻的轴心体303间具有一间距(pitch)P1，其中，间距P1至少大于轴心体303的宽度，但不以此为限。此外，在一实施例中，在形成轴心体303之前，还可先在半导体层300上选择性地形成具有单层结构或多层结构的一掩模层301，如图1所示。掩模层301例如是包含氧化硅(siliconoxide)、氮化硅(siliconnitride)或氮氧化硅(siliconoxynitride)等，但不以此为限。而在另一实施例中，还可依据实际元件需求先选择性进行一蚀刻制作工艺，移除各轴心体303的一部分，形成具有较小宽度的轴心体(未绘示)，但并不以此为限。然后，如图2所示依序形成环绕各轴心体303的多个第一间隙壁311、多个第二间隙壁321及多个第三间隙壁331。该些间隙壁311、321、331的形成方式例如是先全面性地在半导体层300上形成一第一侧壁材料层(未绘示)，覆盖各轴心体303，并且进行一回蚀刻制作工艺，移除一部分的该第一侧壁材料层，暴露出部分的掩模层301或是部分的半导体层300(省略掩模层301时)，以形成紧邻各轴心体303的第一间隙壁311。后续，则可选择重复进行前述步骤，依序形成环绕第一间隙壁311的多个第二间隙壁321以及多个第三间隙壁331。需特别说明的是，因等向蚀刻的关系，在蚀刻第一侧壁材料层、第二侧壁材料层及第三侧壁材料层的垂直部位时，仅会略移除掉其尖角部位，而形成如图2所示具有一圆弧侧壁的第一间隙壁311、第二间隙壁321以及第三间隙壁331。此外，第一间隙壁311、第二间隙壁321以及第三间隙壁331优选是由与轴心体303具有蚀刻选择比的材料制成，并且第一间隙壁311与第二间隙壁321，以及第二间隙壁321与第三间隙壁331之间优选也具有蚀刻选择比。举例来说，第一间隙壁311与第三间隙壁331可选择都包含一氧化物，如氧化硅，轴心体303及第二间隙壁321则可选择都包含一氮化物，如氮化硅等。由此，即可利用其蚀刻选择比的差异，在后续制作工艺中选择同时移除轴心体303及第二间隙壁321，或者是同时移除第一间隙壁311与第三间隙壁331，但不以此为限。或者，在一实施例中，可选择使第一间隙壁311、第二间隙壁321、第三间隙壁331及轴心体303具有相同或不同的厚度。举例来说，第二间隙壁321可具有近似于各轴心本文档来自技高网...

【技术保护点】
一种形成半导体结构的方法，其特征在于包含：在一目标层上形成多个轴心体；在该些轴心体的两侧形成紧邻该些轴心体的多个第一衬垫层；在该些第一衬垫层的两侧形成紧邻该些第一衬垫层的多个第二衬垫层；在该些第二衬垫层的两侧形成紧邻该些第二衬垫层的多个第三衬垫层；同时移除该些轴心体以及该些第二衬垫层。

【技术特征摘要】
1.一种形成半导体结构的方法，其特征在于包含：在一目标层上形成多个轴心体；在该些轴心体的两侧形成紧邻该些轴心体的多个第一衬垫层；在该些第一衬垫层的两侧形成紧邻该些第一衬垫层的多个第二衬垫层；在该些第二衬垫层的两侧形成紧邻该些第二衬垫层的多个第三衬垫层；同时移除该些轴心体以及该些第二衬垫层。2.依据权利要求1所述的形成半导体结构的方法，其特征在于还包含：蚀刻该些轴心体，以在该些第一衬垫层形成之前调整该些轴心体的宽度。3.依据权利要求1所述的形成半导体结构的方法，其特征在于该些轴心体具有相同的间距。4.依据权利要求1所述的形成半导体结构的方法，其特征在于该些轴心体具有不同的间距。5.依据权利要求4所述的形成半导体结构的方法，其特征在于至少两相邻第一衬垫层相互合并。6.依据权利要求4所述的形成半导体结构的方法，其特征在于至少两相邻第二衬垫层相互合并。7.依据权利要求4所述的形成半导体结构的方法，其特征在于至少两相邻第三衬垫层相互合并。8.依据权利要求1所述的形成半导体结构的方法，其特征在于该些轴心体、该些第一衬垫层、该些第二衬垫层及该些第三衬垫层具有不同的宽度。9.依据权利要求1所述的形成半导体结构的方法，其特征在于还包含：形成一第一材料层，覆盖该些轴心体；以及移除一部分的该第一材料层，以形成该第一衬垫层。10.依据权利要求9所述的形成半导体结构的方法，其特征在于该部分的该第一材料层是通过一回蚀刻制作工艺或是化学机械研磨制作工艺移除。11.依据权利要求9所述的形成...

【专利技术属性】
技术研发人员：刘恩铨，童宇诚，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71