本发明专利技术提供了一种平面型VDMOS的制造方法。该方法包括:在硅基底上生长栅氧化层;在栅氧化层上沉积N型多晶硅层;在N型多晶硅层上沉积氮化硅层;去除栅氧化层上方左右两端的N型多晶硅层和氮化硅层;在硅基底中形成平面型VDMOS的体区和源区;在左右两端的栅氧化层的上表面,N型多晶硅层的侧面,氮化硅层的上表面及侧面沉积二氧化硅层;将P型离子从二氧化硅层上注入直至体区中。该方法在氮化硅层的阻挡下有效防止了进行P型离子注入时,P型离子达到N型多晶硅层。在改善平面型VDMOS的UIS性能的同时,保证了平面型VDMOS的阈值电压,进而提高了平面型VDMOS的性能。
【技术实现步骤摘要】
本专利技术实施例涉及半导体器件制造
,尤其涉及一种平面型VDMOS的制造方法。
技术介绍
平面型垂直双扩散金属氧化物半导体晶体管(简称:平面型VDMOS)是通过源离子和体离子注入后形成的横向扩散距离差构成沟道的功率器件,它广泛应用于开关电源领域。平面型VDMOS在制造过程中,为了降低体区电阻、体区和孔区的电阻以及源区和体区的短接电阻,进而改善器件的UIS性能,需要在形成二氧化硅层后,采用P型离子注入工艺将P型离子注入到器件中的相应位置。图1为现有技术中进行P型离子注入后的平面型VDMOS的结构示意图,如图1所示,在传统工艺中,在N型多晶硅层4和栅氧化层3上形成二氧化硅层9后,采用普注工艺进行P型离子注入时,P型离子会穿透二氧化硅层9和栅氧化层3,直至注入到体区7中,由于在二氧化硅层9下方存在N型多晶硅层4,所以在P型离子注入时,P型离子也会到达N型多晶硅层4,但作为栅极的N型多晶硅层,要求电阻越小越好,由于P型离子注入造成了补偿效应,使N型多晶硅层4的电阻升高,进而造成了平面型VDMOS的阈值电压漂移,开关速度降低,最终可能导致平面型VDMOS失效。
技术实现思路
本专利技术实施例提供一种平面型VDMOS的制造方法,该方法在氮化硅层的阻挡下有效防止了进行P型离子注入时,P型离子达到N型多晶硅层。在改善平面型VDMOS的UIS性能的同时,保证了平面型VDMOS的阈值电压,进而提高了平面型VDMOS的性能。本专利技术实施例提供一种平面型VDMOS的制造方法,包括:在硅基底上生长栅氧化层;在所述栅氧化层上沉积N型多晶硅层;在所述N型多晶硅层上沉积氮化硅层;去除所述栅氧化层上方左右两端的N型多晶硅层和氮化硅层;在所述硅基底中形成所述平面型VDMOS的体区和源区;在所述左右两端的栅氧化层的上表面,所述N型多晶硅层的侧面,所述氮化硅层的上表面及侧面沉积二氧化硅层;将P型离子从所述二氧化硅层上注入直至体区中。进一步地,如上所述的方法,所述将P型离子从所述二氧化硅层上注入直至体区中之后,还包括:刻蚀掉所述左右两端的栅氧化层上的及所述氮化硅层上的二氧化硅层;去除所述氮化硅层。进一步地,如上所述的方法,所述去除所述氮化硅层具体包括:采用磷酸进行湿法刻蚀处理,去除所述氮化硅层。进一步地,如上所述的方法,所述去除所述栅氧化层上方左右两端的N型多晶硅层和氮化硅层具体包括:在所述氮化硅层上形成光阻层;去除所述氮化硅层上方左右两端的光阻层;以保留的光阻层为掩膜,采用干法刻蚀工艺,刻蚀掉所述栅氧化层上方左右两端的N型多晶硅层和氮化硅层。进一步地,如上所述的方法,所述在所述硅基底中形成所述平面型VDMOS的体区和源区具体包括:在所述硅基底中注入体区离子,并进行驱入处理;采用光刻工艺,在体区中定义出源区,向源区中注入源区离子,并进行离子激活处理。进一步地,如上所述的方法,所述在硅基底上生长栅氧化层前,还包括:形成所述平面型VDMOS的JFET区。进一步地,如上所述的方法,所述氮化硅层的厚度为2000-4000埃。进一步地,如上所述的方法,所述P型离子为硼离子,所述P型离子注入的能量为50-120KEV。本专利技术实施例提供一种平面型VDMOS的制造方法,通过在硅基底上生长栅氧化层;在栅氧化层上沉积N型多晶硅层;在N型多晶硅层上沉积氮化硅层;去除栅氧化层上方左右两端的N型多晶硅层和氮化硅层;在硅基底中形成平面型VDMOS的体区和源区;在左右两端的栅氧化层的上表面,N型多晶硅层的侧面,氮化硅层的上表面及侧面沉积二氧化硅层;将P型离子从二氧化硅层上注入直至体区中。该方法在氮化硅层的阻挡下有效防止了进行P型离子注入时,P型离子达到N型多晶硅层。在改善平面型VDMOS的UIS性能的同时,保证了平面型VDMOS的阈值电压,进而提高了平面型VDMOS的性能。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。图1为现有技术中进行P型离子注入后的平面型VDMOS的结构示意图;图2为本专利技术平面型VDMOS的制造方法实施例一的流程图;图3为本专利技术实施例一提供的平面型VDMOS的制造方法中在硅基底上生长栅氧化层后的结构示意图;图4为本专利技术实施例一提供的平面型VDMOS的制造方法中在栅氧化层上沉积N型多晶硅层后的结构示意图;图5为本专利技术实施例一提供的平面型VDMOS的制造方法中在N型多晶硅层上沉积氮化硅层后的结构示意图;图6为本专利技术实施例一提供的平面型VDMOS的制造方法中去除栅氧化层上方左右两端的N型多晶硅层和氮化硅层后的结构示意图;图7为本专利技术实施例一提供的平面型VDMOS的制造方法中在硅基底中形成平面型VDMOS的体区后的结构示意图;图8为本专利技术实施例一提供的平面型VDMOS的制造方法中在硅基底中形成平面型VDMOS的源区后的结构示意图;图9为本专利技术实施例一提供的平面型VDMOS的制造方法中在左右两端的栅氧化层的上表面,N型多晶硅层的侧面,氮化硅层的上表面及侧面沉积二氧化硅层后的结构示意图;图10为本专利技术实施例一提供的平面型VDMOS的制造方法中将P型离子从二氧化硅层上注入直至体区中后的结构示意图;图11为本专利技术平面型VDMOS的制造方法实施例二的第一流程图;图12为本专利技术平面型VDMOS的制造方法实施例二的第二流程图;图13为本专利技术实施例一提供的平面型VDMOS的制造方法中去除氮化硅层上方左右两端的光阻层后的结构示意图;图14为本专利技术平面型VDMOS的制造方法实施例二的第三流程图;图15为本专利技术实施例一提供的平面型VDMOS的制造方法中刻蚀掉左右两端的栅氧化层上的及氮化硅层上的二氧化硅层后的结构示意图;图16为本专利技术实施例一提供的平面型VDMOS的制造方法中去除氮化硅层后的结构示意图。附图标记:1-N型衬底2-N型外延层3-栅氧化层4-N型多晶硅层5-氮化硅层6-光阻层7-体区8-源区9-二氧化硅层10-P型离子区具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚,下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。图2为本专利技术平面型VDMOS的制造方法实施例一的流程图,如图2所示,本实施例中提供的平面型VDMOS的制造方法包括:步骤101,在硅基底上生长栅氧化层3。本实施例中,硅基底包括N型衬底1和N型外延层2,其中,N型外延层2生长于N型衬底1上。N型衬底1为重掺杂N型衬底,N型外延层2为轻掺杂N型外延层。具体的N型衬底1的掺杂浓度以及N型外延层2的掺杂浓度与现有技术中的掺杂浓度相同,在此不再一一赘述。图3为本专利技术实施例一提供的平面型VDMOS的制造方法中在硅基底上生长栅氧化层后的结构示意图,如图3所示,本实施例中,可采用干法氧化工艺或湿法氧化工艺生成栅氧化层,具体的栅氧化层的物质为二氧化硅。步骤102,在栅氧化层3上沉积N型多晶本文档来自技高网...
【技术保护点】
一种平面型VDMOS的制造方法,其特征在于,包括:在硅基底上生长栅氧化层;在所述栅氧化层上沉积N型多晶硅层;在所述N型多晶硅层上沉积氮化硅层;去除所述栅氧化层上方左右两端的N型多晶硅层和氮化硅层;在所述硅基底中形成所述平面型VDMOS的体区和源区;在所述左右两端的栅氧化层的上表面,所述N型多晶硅层的侧面,所述氮化硅层的上表面及侧面沉积二氧化硅层;将P型离子从所述二氧化硅层上注入直至体区中。
【技术特征摘要】
1.一种平面型VDMOS的制造方法,其特征在于,包括:在硅基底上生长栅氧化层;在所述栅氧化层上沉积N型多晶硅层;在所述N型多晶硅层上沉积氮化硅层;去除所述栅氧化层上方左右两端的N型多晶硅层和氮化硅层;在所述硅基底中形成所述平面型VDMOS的体区和源区;在所述左右两端的栅氧化层的上表面,所述N型多晶硅层的侧面,所述氮化硅层的上表面及侧面沉积二氧化硅层;将P型离子从所述二氧化硅层上注入直至体区中。2.根据权利要求1所述的方法,其特征在于,所述将P型离子从所述二氧化硅层上注入直至体区中之后,还包括:刻蚀掉所述左右两端的栅氧化层上的及所述氮化硅层上的二氧化硅层;去除所述氮化硅层。3.根据权利要求2所述的方法,其特征在于,所述去除所述氮化硅层具体包括:采用磷酸进行湿法刻蚀处理,去除所述氮化硅层。4.根据权利要求3所述的方法,其特征在于,所述去除所述栅氧化层上方...
【专利技术属性】
技术研发人员:邱海亮,闻正锋,马万里,赵文魁,
申请(专利权)人:北大方正集团有限公司,深圳方正微电子有限公司,
类型:发明
国别省市:北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。