具有集成保护结构的结隔离阻断电压装置及其形成方法制造方法及图纸

本公开涉及具有集成保护结构的结隔离阻断电压装置及其形成方法。提供了结隔离阻断电压装置及其形成方法。在具体实施方式中，阻断电压装置包括电连接至第一p阱的阳极终端、电连接至第一n阱的阴极终端、电连接至第二p阱的接地终端、以及用于隔离第一p阱和p型衬底的n型隔离层。第一p阱和第一n阱操作作为阻塞二极管。阻断电压装置还包括与第一n阱中形成的P+区域、第一n阱、第一p阱和第一p阱中形成的N+区域相关的PNPN硅控整流器(SCR)。此外，阻断电压装置还包括与第一p阱中形成的N+区域、第一p阱、n型隔离层、第二p阱以及第二p阱中形成的N+区域相关的NPNPN双向SCR。

【技术实现步骤摘要】
本分案申请是2013年11月19日递交的题为“具有集成保护结构的结隔离阻断电压装置及其形成方法”的中国专利申请No.201310581244.9的分案申请。
本专利技术的实施例涉及电子系统，更具体地说涉及对集成电路(IC)的保护。
技术介绍
一些电子系统可能暴露至瞬间电事件，或者暴露至具有相对短持续时间、相对较快的改变电压和高功率的电信号。例如，瞬间电事件可包括静电放电(ESD)事件和/或电磁干扰(EMI)事件。瞬间电事件可能由于相对于较小面积的IC的过压情况和/或高程度的功耗而损坏电子系统内的集成电路(IC)。高功耗可增大电路温度，并导致大量问题，例如栅氧击穿、结损坏、金属损坏和/或表面电荷累计。而且，瞬间电事件可引起锁定(换言之，低阻抗路径的不利出现)，从而使得IC的功能混乱并且潜在地导致了对IC的永久损害。因此，需要提供一种具有针对这种瞬间电事件(例如在IC的上电和掉电的情况期间)的保护的IC。
技术实现思路
在一个实施例中，一种设备包括p型衬底，布置在p型衬底中的第一p型阱，布置在p型衬底中的与第一p型阱邻接的第一n型阱，布置在p型衬底中的第二p型阱，以及处于第一p型阱、第一n型阱以及第二p型阱的至少一部分下方的n型隔离层。第一p型阱包括电连接至第一终端的至少一个p型有源区和至少一个n型有源区。此外，第一n型阱包括电连接至第二终端的至少一个p型有源区和至少一个n型有源区。而且，第二p型阱包括电连接至第三终端的至少一个p型有源区和至少一个n型有源区。第一p型阱和第一n型阱被配置成操作作为阻塞二极管。此外，第一n型阱的至少一个p型有源区、第一n型阱、第一p型阱以及第一p型阱的至少一个n型有源区被配置成操作作为PNPN硅控整流器。而且，第一p型阱的至少一个n型有源区、第一p型阱、n型隔离层、第二p型阱以及第二p型阱的至少一个n型有源区被配置成操作作为NPNPN双向硅控整流器。在另一个实施例中，一种设备包括阻塞二极管、第一PNP双极型晶体管、第一NPN双极型晶体管、第二NPN双极型晶体管以及双向PNP双极型晶体管。阻塞二极管包括电连接至第一终端的阳极以及电连接至第二终端的阴极。此外，第一PNP双极型晶体管包括电连接至第二终端的发射极、基极以及集电极。而且，第一NPN双极型晶体管包括电连接至第一终端的发射极、电连接至第一PNP双极型晶体管的集电极的基极、以及电连接至第一PNP双极型晶体管的基极的集电极。此外，第二NPN双极型晶体管包括电连接至第三终端的发射极、基极以及集电极。而且，双向PNP双极型晶体管包括电连接至第二NPN双极型晶体管的基极的发射极/集电极、电连接至第一NPN双极型晶体管的基极的集电极/发射极、以及电连接至第一和第二NPN双极型晶体管的集电极的基极。第一PNP双极型晶体管和第一NPN双极型晶体管被配置成操作作为PNPN硅控整流器。此外，第一NPN双极型晶体管、双向PNP双极型晶体管和第二NPN双极型晶体管被配置成操作作为NPNPN双向硅控整流器。在另一个实施例中，提供了一种制造阻断装置的方法。所述方法包括：在p型衬底中形成第一p型阱，在第一p型阱中形成至少一个p型有源区和至少一个n型有源区，在p型衬底中形成与第一p型阱邻接的第一n型阱，在第一n型阱中形成至少一个p型有源区和至少一个n型有源区，在p型衬底中形成第二p型阱，在第二p型阱中形成至少一个p型有源区和至少一个n型有源区，以及在第一p型阱、第一n型阱以及第二p型阱的至少一部分下方形成n型隔离层。第一p型阱和第一n型阱被配置成操作作为阻塞二极管。此外，(1)第一n型阱的(1)至少一个p型有源区、第一n型阱、第一p型阱以及第一p型阱的至少一个n型有源区被配置成操作作为PNPN硅控整流器。而且，第一p型阱的至少一个n型有源区、第一p型阱、n型隔离层、第二p型阱以及第二p型阱的至少一个n型有源区被配置成操作作为NPNPN双向硅控整流器。附图说明图1是电子系统的一个示例的示意框图。图2是根据一个实施例的阻断电压电路的电路图。图3A是根据一个实施例的具有的集成保护结构的结隔离阻断电压装置的俯视图。图3B是沿图3A的线3B-3B截取的图3A的结隔离阻断电压装置的截面图。图3C是沿图3A的线3C-3C截取的图3B结隔离阻断电压装置的注释截面图。图4A-4H是结隔离阻断电压装置的各种实施例的截面图。图5A是根据另一实施例的具有集成保护结构的结隔离阻断电压装置的截面图。图5B是图5A的结隔离阻断电压装置的一部分的注释截面图。图6A-6C是用于IC的接口电路的各种实施例的电路图。图7A-7D示出了用于结隔离阻断电压装置的一个示例的传输线脉冲(TLP)实验室数据的示图。具体实施方式以下对具体实施例的详细描述代表了本专利技术特定实施例的各种说明。但是，本专利技术可按照权利要求所限定和覆盖的多种不同方式来实现。在说明书中，对附图标记了参考标号，其中类似的参考标号表示相同或者功能类似的元素。本文使用的诸如“上”、“下”、“上方”等之类的术语指的是附图所示定位的器件，并且应该进行相应的解释。还应该理解的是，由于半导体器件(例如晶体管)内的区域是通过利用不同杂质对半导体材料的不同部分进行掺杂或使杂质的浓度不同来进行定义的，所以不同区域之间的具体物理边界可能不会实际存在于完成的器件中，相反，区域可能从一个转换成另一个。附图所示的一些边界具有这样的类型，并且仅仅为了方便读者而被图示为突变结构。在上述实施例中，p型区域可包括p型半导体材料，例如硼，作为掺杂物。而且，n型区域可包括n型半导体材料，例如磷，作为掺杂物。技术人员将构想出上述区域中的掺杂物的各种浓度。结隔离阻断电压装置的概览为了有助于确保电子系统是可靠的，制造商可以在各种组织(例如，电子器件工程联合委员会(JEDEC)、国际电工委员会(IEC)、汽车工程协会(AEC)以及国际标准化组织(ISO))设置的标准所描述的明确的应力条件下测试电子系统。标准可覆盖前面讨论的宽范围的瞬间电事件，包括静电释放(ESD)事件和/或电磁干扰(EMI)事件。通过向IC的焊盘提供保护装置而提高了电子电路可靠性。保护装置通过在瞬态信号的电压达到触发电压时从高阻状态转化至低阻状态来将焊盘处的电压电平保持在预定安全范围内。据此，保护装置可在瞬态信号的电压达到可导致IC损坏的最常见原因之一的正或负失效电压之前分流与瞬态信号相关的电流的至少一部分。需要在保护装置激活之前向IC内的电路提供保护。例如，保护装置可被优化成承受在与高电压接口相关的焊盘之间出现的ESD和/或EMI应力条件，但是可具有有限的接通时间。如果没有附加的保护，诸如阻塞二极管之类的具体接口电路可能被在保护装置激活之前出现的瞬态应力条件损坏。由此，阻断电压装置需要能够比保护装置更小且更快，而且包括集成保护结构，其提供了附加的释放路径以在保护装置激活之前呈现出对应力条件的保护，从而保护阻断电压装置和/或包括阻断电压装置的接口电路以防止超出安全操作条件的过应力。在具体实施方式中，提供了包括集成保护结构的结隔离阻断电压装置。阻断电压装置布置在p型衬底中，并且包括电连接至第一p阱的阳极终端、电连接至第一n阱的阴极终端、电连接至第二p阱的接地终端、以及延伸至第一p阱、第一n阱本文档来自技高网...

【技术保护点】
一种设备，包括：阻断电压结构，所述阻断电压结构包括：第一终端；第二终端，其中所述阻断电压结构被配置为在所述第二终端和所述第一终端之间提供电压阻断；第三终端；以及集成保护结构，所述集成保护结构包括：硅控整流器，所述硅控整流器电连接在所述第一终端和所述第二终端之间，其中所述硅控整流器被配置为当所述第二终端的电压相对于所述第一终端的电压增大时，保护所述阻断电压结构免受过压；以及双向硅控整流器，所述双向硅控整流器电连接在所述第三终端和所述第二终端之间，其中所述双向硅控整流器被配置为当所述第三终端的电压相对于所述第二终端的所述电压增大时，保护所述阻断电压结构免受过压，以及其中所述双向硅控整流器还被配置为当所述第二终端的所述电压相对于所述第三终端的所述电压增大时，保护所述阻断电压结构免受过压。

【技术特征摘要】
2012.11.20 US 13/682,2841.一种设备，包括：阻断电压结构，所述阻断电压结构包括：第一终端；第二终端，其中所述阻断电压结构被配置为在所述第二终端和所述第一终端之间提供电压阻断；第三终端；以及集成保护结构，所述集成保护结构包括：硅控整流器，所述硅控整流器电连接在所述第一终端和所述第二终端之间，其中所述硅控整流器被配置为当所述第二终端的电压相对于所述第一终端的电压增大时，保护所述阻断电压结构免受过压；以及双向硅控整流器，所述双向硅控整流器电连接在所述第三终端和所述第二终端之间，其中所述双向硅控整流器被配置为当所述第三终端的电压相对于所述第二终端的所述电压增大时，保护所述阻断电压结构免受过压，以及其中所述双向硅控整流器还被配置为当所述第二终端的所述电压相对于所述第三终端的所述电压增大时，保护所述阻断电压结构免受过压。2.根据权利要求1所述的设备，其中所述阻断电压结构包括阻断电压二极管。3.根据权利要求1所述的设备，还包括：电连接到所述第一终端的焊盘；接口控制电路；以及n型双扩散金属氧化物半导体(NDMOS)晶体管，包括电连接至第一电源的源极和体区、电连接至所述接口控制电路的输出的栅极以及电连接至所述第二终端的漏极。4.根据权利要求1所述的设备，还包括：焊盘；接口控制电路；p型双扩散金属氧化物半导体(PDMOS)晶体管，包括电连接至第二终端的源极和体区、电连接至所述接口控制电路的输出的栅极以及电连接至所述焊盘的漏极。5.根据权利要求1所述的设备，其中所述集成保护结构还包括：第一PNP双极型晶体管，包括电连接至所述第二终端的发射极、基极以及集电极；第一NPN双极型晶体管，包括电连接至所述第一终端的发射极、电连接至所述第一PNP双极型晶体管的所述集电极的基极以及电连接至所述第一PNP双极型晶体管的所述基极的集电极；第二NPN双极型晶体管，包括电连接至所述第三终端的发射极、基极以及集电极；以及双向PNP双极型晶体管，包括电连接至所述第二NPN双极型晶体管的基极的发射极/集电极、电连接至所述第一NPN双极型晶体管的基极的集电极/发射极以及电连接至第一NPN双极型晶体管和第二NPN双极型晶体管的集电极的基极，其中所述第一PNP双极型晶体管和所述第一NPN双极型晶体管被配置成操作作为硅控整流器，以及其中所述第一NPN双极型晶体管、所述双向PNP双极型晶体管和所述第二NPN双极型晶体管被配置成操作作为双向硅控整流器。6.根据权利要求1所述的设备，其中所述阻断电压结构还包括：第一p型阱，所述第一p型阱包括电连接至所述第一终端的至少一个p型有源区和至少一个n型有源区；第一n型阱，所述第一n型阱包括电连接至所述第二终端的至少一个p型有源区和至少一个n型有源区；以及第二p型阱，所述第二p型阱包括电连接至所述第三终端的至少一个p型有源区和至少一个n型有源区；以及处于所述第一p型阱、所述第一n型阱以及所述第二p型阱的至少一部分下方的n型隔离层。7.根据权利要求6所述的设备，其中所述第一n型阱的所述至少一个p型有源区、所述第一n型阱、所述第一p型阱以及所述第一p型阱的所述至少一个n型有源区被配置成操作作为硅控整流器，以及其中所述第一p型阱的所述至少一个n型有源区、所述第一p型阱、所述n型隔离层、所述第二p型阱和所述第二p型阱的所述至少一个n型有源区被配置成操作作为双向硅控整流器。8.根据权利要求7所述的设备，其中所述阻断电压结构包括阻断电压二极管，其中所述第一p型阱和所述第一n型阱被配置成操作作为所述阻断电压二极管。9.根据权利要求6所述的设备，其中所述阻断电压结构布置在p型衬底中，其中所述第三终端被配置为当在所述第一终端和所述第二终端之间接收到静电放电事件或电磁干扰事件时，收集注入到所述p型衬底的载流子。10.根据权利...

【专利技术属性】
技术研发人员：D·J·克拉克，J·A·塞尔瑟多，B·B·莫阿尼，罗娟，S·穆奈尼，K·K·赫弗南，J·特沃米伊，S·D·赫弗南，G·P·考斯格拉维，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国;US