用于制备横向超级结结构的方法技术

本发明专利技术涉及一种用于制备超级结结构的方法，尤其涉及一种用于制备横向超级结结构的方法；一种在半导体器件中制备横向超级结结构的制备方法，使用N和P型离子注入到基极外延层中。在一些实施例中，基极外延层为本征外延层或轻掺杂外延层。该方法同时将N和P型离子注入到基极外延层中。连续重复进行外延和注入工艺，在半导体基极层上制备多个注入的基极外延层。形成所需数量的注入基极外延层之后，对半导体结构退火，形成含有交替N和P型薄半导体区的横向超级结结构。确切地说，通过离子注入工艺和后续的退火，制成交替的N和P型薄超级结层。本发明专利技术所述的制备方法，确保在横向超级结器件中实现良好的电荷控制。

【技术实现步骤摘要】

本专利技术涉及一种用于制备超级结结构的方法，尤其涉及一种用于制备横向超级结结构的方法。
技术介绍
众所周知，引入超级结结构可以改善半导体器件的电学性能。例如，金属氧化物半导体场效应晶体管(MOSFET)器件可以引入垂直或水平的超级结结构，以优化晶体管的导通电阻和击穿电压性能。作为示例，Fujihira在《半导体超级结器件理论》(日本应用物理杂志1997年10月36卷6254-6262页)文章中提出了垂直超级结器件的结构。美国专利号6,097,063也提出了一种具有漂流区的垂直半导体器件，其中如果器件处于接通模式，则漂移电流流动，如果器件处于断开模式，则漂移电流耗尽。漂流区结构具有多个第一导电类型的分立漂流区结构，以及多个第二导电类型的间隔区，每个间隔区都分别位于邻近的漂流区之间，平行构成p-n结。在制备超级结半导体器件的过程中仍然有许多挑战。这些挑战包括难以制备超级结结构，难以提高可制造性，以及使用外延工艺时的高制造成本等等。另外，超级结结构的端接对于确保鲁棒的器件运行来说十分重要。
技术实现思路
本专利技术提供了一种用于制备横向超级结结构的方法，包括：制备一个第一导电类型的重掺杂半导体衬底；在衬底上，制备一个第一导电类型的轻掺杂半导体层，衬底和轻掺杂半导体层构成半导体基极层；在半导体基极层上，制备一个基极外延层；将N-型和P-型注入到基极外延层中；重复制备基极外延层，并将N-型和P-型注入到基极外延层中，以便在半导体基极层上形成多个注入的基极外延层；并且对所述多个注入的基极外延层退火，以激活注入的掺杂物，并使注入掺杂物扩散，以在所述多个注入的基极外延层中形成交替的N-型和P-型薄半导体区，其中交替的N-型和P-型薄半导体区构成横向超级结结构。优选的，如上述用于制备横向超级结结构的方法，还包括：在最后一个注入的基极外延层上，制备一个盖帽外延层。优选的，如上述用于制备横向超级结结构的方法，在最后一个注入的基极外延层上，制备一个盖帽外延层，包括：制备一个本征外延层，作为盖帽外延层。优选的，如上述用于制备横向超级结结构的方法，在最后一个注入的基极外延层上，制备一个盖帽外延层，包括：制备一个N或P型导电类型的轻掺杂外延层，作为盖帽外延层。优选的，如上述用于制备横向超级结结构的方法，在半导体基极层上，制备一个基极外延层，包括：在半导体基极层上，制备一个本征外延层作为基极外延层。优选的，如上述用于制备横向超级结结构的方法，在半导体基极层上，制备一个基极外延层，包括：在半导体基极层上，制备一个N或P型导电类型的轻掺杂外延层，作为基极外延层。优选的，如上述用于制备横向超级结结构的方法，将N-型和P-型注入到基极外延层中，包括：在基极外延层中，同时将N-型和P-型注入到相同深度。优选的，如上述用于制备横向超级结结构的方法，将N-型和P-型注入到基极外延层中，包括：利用N-型注入剂量远大于P-型注入剂量，将N-型和P-型注入到基极外延层中。优选的，如上述用于制备横向超级结结构的方法，利用N-型注入剂量远大于P-型注入剂量，将N-型和P-型注入到基极外延层中，包括：利用N-型注入剂量为P-型注入剂量的三倍，将N-型和P-型注入到基极外延层中。优选的，如上述用于制备横向超级结结构的方法，将N-型和P-型注入到基极外延层中，包括：利用N-型掺杂物浓度远大于P-型掺杂物，进行N-型和P-型注入。优选的，如上述用于制备横向超级结结构的方法，利用N-型掺杂物浓度远大于P-型掺杂物，进行N-型和P-型注入，包括：利用砷或锑作为N-型掺杂物，利用硼作为P-型掺杂物，进行N-型和P-型注入。优选的，如上述用于制备横向超级结结构的方法，包括：在半导体基极层中，制备一个P-型掩埋区和一个N-型掩埋区；并且在一个或多个基极外延层中，制备一个P-型掩埋区和一个N-型掩埋区，其中对所述多个注入的基极外延层退火，以激活注入的掺杂物，并使注入掺杂物扩散，用P-型掩埋区制备P-型垂直掺杂区，并且用N-型掩埋区制备N-型垂直掺杂区。附图说明以下的详细说明及附图提出了本专利技术的各个实施例。图1表示依据本专利技术的实施例，一种横向MOSFET器件的剖面图；图2表示依据本专利技术的实施例，图1所示的横向MOSFET器件沿线A-A’的剖面图；图3表示依据本专利技术的实施例，图1所示的横向MOSFET器件沿线B-B’的剖面图；图4表示在本专利技术的可选实施例中，横向超级结MOSFET器件的透视图；图5表示在本专利技术的实施例中，图4所示横向超级结MOSFET器件沿线C-C’的剖面图；图6表示在本专利技术的实施例中，图2所示横向MOSFET器件的制备工艺步骤的流程图；图7表示在本专利技术的实施例中，图6所示的横向超级结MOSFET引入端接立柱结构后的俯视图；图8和图9表示端接立柱结构的可选实施例，适用于N+掺杂区，例如高压MOSFET器件中的漏极梳或本体梳；图10表示在本专利技术的实施例中，图7所示的MOSFET器件80中的端接立柱结构沿线D-D’的剖面图；图11表示在本专利技术的实施例中，引入带有降低表面电场表面注入物的图7所示的横向超级结MOSFET器件的俯视图；图12A至12J表示在本专利技术的实施例中，利用离子注入制备方法制备横向超级结结构的制备工艺的剖面图；图13A和13B表示在本专利技术的实施例中，退火之前和之后，本专利技术的横向超级结结构制备方法中的掺杂结构。其中，10为横向超级结MOSFET器件，11为P+衬底，12为P-型外延层，13为P-型半导体基极层，14为栅极，15为栅极电介质层，16为源极，18为P+本体接触区，19为P-本体区(P-body)，20为N-型立柱，22、22a、22b均为P-型立柱，24为N-型掩埋层(NBL)，25为半导体本体，25a为P-型薄半导体区，25b为N-型薄半导体区，26为N+漏极区，28为多晶硅填充沟槽，30为绝缘电介质层，32为金属电极，34为漏极电极，50为横向超级结MOSFET器件，51为P+衬底，52为轻掺杂P-型外延层，53为P-型半导体基极层，54为栅极结构，55为栅极电介质层，56为N+源极，58为P+本体接触区，59为P-本体区，60为N+立柱，62、62a均为P-型立柱，64为N-型掩埋层，65为横向超级结结构，65a为N-型超级结层，65b为P-型超级结层，66为N+漏极区，70为绝缘电介质层，72为金属电极，80为高压MOSFET器件，82为源极/本体垫，84为栅极垫，86为漏极垫，88为连接通孔，90、92为端接区，100为MOSFET集成电路，102为N-型端接立柱，104为P-型端接立柱，110、120均为端接结构，160为场板结构；170为绝缘电介质层，180为端接立柱结构，190为P-型RESURF表面注入区，195为N-型RESURF表面注入区，201为P+衬底，202为P-型外延层，204为覆盖P层，205为半导体基极层，206为P-掩埋层，208为N-掩埋层，210为基极外延层，212为N型掺杂物，214为P型掺杂物，220为基极外延层，222为N型掺杂物，224为P型掺杂物，226为P-型掩埋层，228为N-型掩埋层，240为第三基极外延层，242为N型掺杂物，244本文档来自技高网...

【技术保护点】
一种用于制备横向超级结结构的方法，其特征在于，包括：制备一个第一导电类型的重掺杂半导体衬底；在衬底上，制备一个第一导电类型的轻掺杂半导体层，衬底和轻掺杂半导体层构成半导体基极层；在半导体基极层上，制备一个基极外延层；将N‑型和P‑型注入到基极外延层中；重复制备基极外延层，并将N‑型和P‑型注入到基极外延层中，以便在半导体基极层上形成多个注入的基极外延层；并且对所述多个注入的基极外延层退火，以激活注入的掺杂物，并使注入掺杂物扩散，以在所述多个注入的基极外延层中形成交替的N‑型和P‑型薄半导体区，其中交替的N‑型和P‑型薄半导体区构成横向超级结结构。

【技术特征摘要】
2015.06.23 US 14/747,9611.一种用于制备横向超级结结构的方法，其特征在于，包括：制备一个第一导电类型的重掺杂半导体衬底；在衬底上，制备一个第一导电类型的轻掺杂半导体层，衬底和轻掺杂半导体层构成半导体基极层；在半导体基极层上，制备一个基极外延层；将N-型和P-型注入到基极外延层中；重复制备基极外延层，并将N-型和P-型注入到基极外延层中，以便在半导体基极层上形成多个注入的基极外延层；并且对所述多个注入的基极外延层退火，以激活注入的掺杂物，并使注入掺杂物扩散，以在所述多个注入的基极外延层中形成交替的N-型和P-型薄半导体区，其中交替的N-型和P-型薄半导体区构成横向超级结结构。2.如权利要求1所述的方法，其特征在于，还包括：在最后一个注入的基极外延层上，制备一个盖帽外延层。3.如权利要求2所述的方法，其特征在于，在最后一个注入的基极外延层上，制备一个盖帽外延层，包括：制备一个本征外延层，作为盖帽外延层。4.如权利要求2所述的方法，其特征在于，在最后一个注入的基极外延层上，制备一个盖帽外延层，包括：制备一个N或P型导电类型的轻掺杂外延层，作为盖帽外延层。5.如权利要求1所述的方法，其特征在于，在半导体基极层上，制备一个基极外延层，包括：在半导体基极层上，制备一个本征外延层作为基极外延层。6.如权利要求1所述的方法，其特征在于，在半导体基极层上，制备一个基极外延层，...

【专利技术属性】
技术研发人员：马督儿·博德，管灵鹏，卡西科·帕德马纳班，哈姆扎·耶尔马兹，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：美国;US