在高阻衬底上形成的半导体器件和射频模块制造技术

一种半导体器件，包括高阻衬底，在高阻衬底中形成的、具有第一导电类型的第一深阱区，在第一深阱区上形成的、具有第二导电类型的第二深阱区，在第二深阱区上形成的、具有第一导电类型的第一阱区，以及在第一阱区上形成的晶体管。

【技术实现步骤摘要】

本专利技术涉及在高阻衬底上形成的半导体器件和射频(RF)模块，更特别地，涉及在高阻硅衬底上形成的半导体器件及包括该半导体器件的射频模块。
技术介绍
如射频前端模块(FEM)的射频模块可整合到各种无线装置中，包括移动电话、智能电话、笔记本电脑、平板电脑、掌上电脑、电子游戏装置、多媒体系统等。射频模块可包括射频有源器件、射频无源器件、射频切换器件和控制器件。射频切换器件通常可在SOI(silicon on insulator，绝缘体上硅薄膜)衬底上进行制造以降低射频噪声耦合，并且射频模块可具有SIP/MCM(single in-line package/multi-chip module，单列直插式封装/多芯片模块)结构，其包括射频切换器件、射频有源器件、射频无源器件和控制器件。然而，由于SOI衬底相对较高的价格以及SIP/MCM工艺的成本，在降低射频前端模块的制造成本方面是有限制的。
技术实现思路
本专利技术描述了一种在高阻衬底上形成的半导体器件以及包括该半导体器件的RF模块。根据所要求保护的本专利技术的一方面，半导体器件可包括高阻衬底，在高阻衬底中形成的、具有第一导电类型的第一深阱区，在第一深阱区上形成的、具有第二导电类型的第二深阱区，在第二深阱区上形成的、具有第一导电类型的第一阱区，以及在第一阱区上形成的晶体管。根据一些示例性实施例，半导体器件还可包括在高阻衬底中形成的器件隔离区以围绕晶体管。根据一些示例性实施例，晶体管可包括在第一阱区上形成的栅结构、分别在第一阱区邻近栅结构的两侧的表面部分形成的源区和漏区，以及在源区的一侧形成的高浓度杂质区。根据一些示例性实施例，源区可具有第二导电类型，高浓度杂质区可具有第一导电类型，并且源区和高浓度杂质区可彼此电连接。根据一些示例性实施例，半导体器件还可包括在高阻衬底中形成的器件隔离区以围绕晶体管。器件隔离区可包括深沟槽器件隔离区和在深沟槽器件隔离区上形成的浅沟槽器件隔离区，并且第一阱区可在器件隔离区的内部形成。根据一些示例性实施例，第二深阱区可形成在器件隔离区的内部，第一深阱区可形成得比第二深阱区更宽，并且深沟槽器件隔离区可形成得比第一深阱区更深。根据一些示例性实施例，具有第一导电类型的第二阱区可形成在器件隔离区的外部，且具有第一导电类型的第二高浓度杂质区可形成在第二阱区上。根据一些示例性实施例，第二深阱区可形成得比第一阱区更宽，第一深阱区可形成得比第二深阱区更宽，且深沟槽器件隔离区可形成得比第一深阱区更深。根据一些示例性实施例，具有第二导电类型的第二阱区可形成在器件隔离区的外部，且具有第二导电类型的第二高浓度杂质区可形成在第二阱区上。根据一些示例性实施例，器件隔离区可具有狭缝以将第二深阱区与第二阱区电连接。根据一些示例性实施例，具有第一导电类型的第三阱区可形成在第二阱区的外部，且具有第一导电类型的第三高浓度杂质区可形成在第三阱区上。根据一些示例性实施例，第三阱区可与第一深阱区电连接。根据一些示例性实施例，半导体器件还可包括形成为围绕第二阱区和第二高浓度杂质区的第二器件隔离区。第二器件隔离区可包括第二深沟槽器件隔离区和形成在第二深沟槽器件隔离区上的第二浅沟槽器件隔离区。根据一些示例性实施例，具有第一导电类型的第三阱区可形成在第二器件隔离区的外部。根据所要求保护的本专利技术的另一方面，半导体器件可包括具有第一导电类型的高阻衬底，在高阻衬底中形成的、具有第一导电类型的第一深阱区，在第一深阱区上形成的、具有第二导电类型的第二深阱区，在第二深阱区上形成的、具有第一导电类型的第一阱区，以及在第一阱区上形成的多个晶体管，其中多个晶体管相互连接从而具有多指结构。根据一些示例性实施例，具有第一导电类型的高浓度杂质区可形成在多个晶体管中设置为彼此相邻的晶体管的源区之间，且高浓度杂质区和相邻晶体管的源区可彼此电连接。根据一些示例性实施例，半导体器件还可包括形成为围绕多个晶体管的器件隔离区。器件隔离区可包括深沟槽器件隔离区和在深沟槽器件隔离区上形成的浅沟槽器件隔离区，且第一阱区形成在器件隔离区的内部。根据一些示例性实施例，具有第二导电类型的第二阱区可形成在器件隔离区的外部，具有第二导电类型的第二高浓度杂质区可形成在第二阱区上，且器件隔离区可具有狭缝以将第二深阱区与第二阱区电连接。根据一些示例性实施例，第二器件隔离区可形成在第二阱区的外部，具有第一导电类型的第三阱区可形成在第二器件隔离区的外部，且具有第一导电类型的第三高浓度杂质区可形成在第三阱区上。根据所要求保护的本专利技术的又另一方面，射频(RF)模块可包括在高阻衬底上形成的RF切换器件、在高阻衬底上形成的RF有源器件、在高阻衬底上形成的RF无源器件以及在高阻衬底上形成的控制器件。特别地，RF有源器件和控制器件中的至少一个可包括在高阻衬底中形成的、具有第一导电类型的第一深阱区，在第一深阱区上形成的、具有第二导电类型的第二深阱区，在第二深阱区上形成的、具有第一导电类型的第一阱区，以及在第一阱区上形成的晶体管。本专利技术的以上概述并不旨在描述本专利技术示出的每个实施例或每个实施方式。下面的具体实施方式和权利要求更详细地举例说明了这些实施例。附图说明根据结合附图的下列说明，将更详细地理解示例性实施例，其中：图1为根据所要求保护的本专利技术的第一示例性实施例的半导体器件的剖面图；图2为根据所要求保护的本专利技术的第二示例性实施例的半导体器件的平面图；图3为沿图2中所示的线Ⅲ-Ⅲ′的剖面图；图4为沿图2中所示的线Ⅳ-Ⅳ′的剖面图；图5为根据所要求保护的本专利技术的第三示例性实施例的半导体器件的平面图；图6为沿图5中所示的线Ⅵ-Ⅵ′的剖面图；图7为沿图5中所示的线Ⅶ-Ⅶ′的剖面图；图8为根据所要求保护的本专利技术的第四示例性实施例的半导体器件的剖面图；图9为根据所要求保护的本专利技术的第五示例性实施例的半导体器件的剖面图；图10为根据所要求保护的本专利技术的第六示例性实施例的半导体器件的剖面图；和图11为在高阻衬底上形成的RF模块的示意图。虽然实施例可被修正成各种修改和替代形式，但是其细节已在附图中以示例方式示出并将进行详细描述。然而，应理解的是本专利技术并不旨在将本专利技术限制为所述的特定实施例。相反地，本专利技术旨在涵盖通过所附权利要求所限定的落在本专利技术的精神和范围内的所有修改、等同物和替代方案。具体实施方式以下，参照附图更详细地描述具体实施例。然而，所要求保护的本专利技术可以不同方式实施，并且不应解释为局限于本文提出的实施例。如本申请中使用的明确定义，当提及层、薄膜、区域或板在另一个“上面”时，其可直接在另一个的上面，或者也可以存在一个或多个居于中间的层、薄膜、区域或板。与此不同地，也应当了解，当提及层、薄膜、区域或板直接在另一个“上面”时，其直接在另一个的上面，并且不存在一个或多个居于中间的层、薄膜、区域或板。而且，尽管如第一、第二和第三的术语在所要求保护的本专利技术的各种实施例中用来描述各种组件、成分、区域和层，但并不仅限于这些术语。此外，仅为了便于描述，元件可被称为在另一个“之上”或“之下”。应理解，这种描述是指图中所描述的取向，并且在各种使用和替代实施例中，这些元件可在替代布局和构造中旋转或调换。在以下描述中，技术术语仅用于解释具体本文档来自技高网...

【技术保护点】
一种半导体器件，包括：高阻衬底；布置在所述高阻衬底内、具有第一导电类型的第一深阱区；布置在所述第一深阱区上、具有第二导电类型的第二深阱区；布置在所述第二深阱区上、具有所述第一导电类型的第一阱区；以及布置在所述第一阱区上的晶体管。

【技术特征摘要】
2015.06.18 KR 10-2015-00863691.一种半导体器件，包括：高阻衬底；布置在所述高阻衬底内、具有第一导电类型的第一深阱区；布置在所述第一深阱区上、具有第二导电类型的第二深阱区；布置在所述第二深阱区上、具有所述第一导电类型的第一阱区；以及布置在所述第一阱区上的晶体管。2.根据权利要求1所述的半导体器件，还包括：布置在所述高阻衬底内并围绕所述晶体管的器件隔离区。3.根据权利要求1所述的半导体器件，其中所述晶体管包括：布置在所述第一阱区上的栅结构；布置在所述第一阱区邻近所述栅结构相对侧的表面部分的源区和漏区；以及布置在所述源区的一侧的高浓度杂质区。4.根据权利要求3所述的半导体器件，其中所述源区具有所述第二导电类型；所述高浓度杂质区具有所述第一导电类型；并且所述源区与所述高浓度杂质区彼此电连接。5.根据权利要求1所述的半导体器件，还包括：布置在所述高阻衬底中以至少部分围绕所述晶体管的器件隔离区，其中所述器件隔离区包括深沟槽器件隔离区和布置在所述深沟槽器件隔离区上的浅沟槽器件隔离区，并且所述第一阱区布置在所述器件隔离区内。6.根据权利要求5所述的半导体器件，其中所述第二深阱区布置在所述器件隔离区内；所述第一深阱区比所述第二深阱区更宽；并且所述深沟槽器件隔离区比所述第一深阱区更深。7.根据权利要求5所述的半导体器件，其中具有所述第一导电类型的第二阱区布置在所述器件隔离区的外部；并且具有所述第一导电类型的第二高浓度杂质区布置在所述第二阱区上。8.根据权利要求5所述的半导体器件，其中所述第二深阱区比所述第一阱区更宽；所述第一深阱区比所述第二深阱区更宽；并且所述深沟槽器件隔离区比所述第一深阱区更深。9.根据权利要求5所述的半导体器件，其中具有所述第二导电类型的第二阱区布置在所述器件隔离区的外部；并且具有所述第二导电类型的第二高浓度杂质区布置在所述第二阱区上。10.根据权利要求9所述的半导体器件，其中所述器件隔离区包括布置在所述第二深阱区与所述第二阱区之间的狭缝以在其之间形成电连接。11.根据权利要求9所述的半导体器件，其中具有所述第一导电类型的第三阱区布置在所述第二阱区的外部；并且具有所述第一导电类型的第三高浓度杂质区布置在所述第三阱区上。12.根据权利...

【专利技术属性】
技术研发人员：赵勇洙，
申请(专利权)人：东部HITEK株式会社，
类型：发明
国别省市：韩国;KR