非易失性存储系统及其操作方法技术方案

一种非易失性存储系统包括：非易失性存储器件，包括同时储存M位数据的多电平单元和用于分别基于单个位储存M位数据的M个锁存器，M为等于或大于3的整数；以及控制器，适用于在第一半读取时段期间分别将多电平单元的M位数据顺序地锁存在M个锁存器中，以及在第二半读取时段期间将M个锁存器中锁存的M位数据顺序地输出。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年6月18日在韩国知识产权局提交的第10-2015-0086469号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体合并于此。
示例性实施例涉及一种半导体设计技术，更具体地，涉及一种包括多电平单元的非易失性存储系统的数据输入/输出操作。
技术介绍
计算环境范式已经变为可以随时随地使用的普适计算系统。因此，诸如移动电话、数字相机以及笔记本计算机的便携式电子设备的使用已经迅速增加。这些便携式电子设备通常使用具有存储器件的存储系统(即，数据储存设备)。数据储存设备用作便携式电子设备的主存储器件或辅助存储器件。使用存储器件的数据储存设备提供优异的稳定性、耐久性、高的信息访问速度和低功耗，因为它们不具有移动部件。具有这些优点的数据储存设备的示例包括：通用串行总线(USB)存储器件、具有各种接口的存储卡以及固态驱动(SSD)。
技术实现思路
各种实施例涉及一种非易失性存储系统及操作其的方法，该非易失性存储系统能够通过单个编程操作来将多位数据编程至每个多电平单元中以及通过单个读取操作来从每个多电平单元读取多位数据。在一个实施例中，一种非易失性存储系统可以包括：非易失性存储器件，包括同时储存M位数据的多电平单元和用于分别基于单个位来储存M位数据的M个锁存器，M是等于或大于3的整数；以及控制器，适用于在第一半读取时段期间分别将多电平单元的M位数据顺序地锁存至M个锁存器中，以及在第二半读取时段期间将M个锁存器中锁存的M位数据顺序地输出。在编程操作中，控制器可以在第一半编程时段期间将从主机提供的M位数据分别锁存至M个锁存器中，以及在第二半编程时段期间将M个锁存器中锁存的M位数据顺序地编程至多电平单元中。M个锁存器可以包括：主锁存器，适用于锁存要输入至多电平单元/要从多电平单元输出的M位数据中的每个；高速缓冲锁存器，适用于锁存要输入至输入/输出电路/要从输入/输出电路输出的M位数据中的每个；以及M-2个辅助锁存器，电学上适用于锁存在主锁存器或高速缓冲锁存器中锁存的M位数据中的一位。在第一半读取时段期间，控制器可以基于单个位来将M位数据中的每个顺序地锁存至主锁存器中，以及将先前被锁存在主锁存器中的M位数据中的每个锁存至高速缓冲锁存器和M-2个辅助锁存器中的一个中。在M位数据全部被锁存在M个锁存器中之后，控制器可以在第二半读取时段期间将M个锁存器中锁存的M位数据顺序地输出。在第二半读取时段期间，每当先前被锁存在高速缓冲锁存器中的M位数据中的每个通过输入/输出电路被输出时，控制器可以基于单个位来将主锁存器和M-2个辅助锁存器中的一个中锁存的M位数据中的每个移动至高速缓冲锁存器，由此基于单个位通过输入/输出电路来顺序地输出全部M位数据。一种非易失性存储系统可以包括：第一非易失性存储器件，包括同时储存M位数据的第一多电平单元和用于分别基于单个位来储存M位数据的M个第一锁存器，M是等于或大于3的整数；第二非易失性存储器件，包括同时储存N位数据的第二多电平单元和用于分别基于单个位来储存N位数据的N个第二锁存器，N是等于或大于3的整数；以及控制器，适用于：在第一非易失性存储器件的第一半读取时段期间分别将多电平单元的M位数据顺序地锁存至M个第一锁存器中，及在第一非易失性存储器件的第二半读取时段期间将M个第一锁存器中锁存的M位数据顺序地输出，以及在第二非易失性存储器件的第一半读取时段期间分别将多电平单元中的N位数据顺序地锁存至N个第二锁存器中，及在第二非易失性存储器件的第二半读取时段期间将N个第二锁存器中锁存的N位数据顺序地输出。控制器可以以流水线方式控制第一非易失性存储器件和第二非易失性存储器件，使得第一非易失性存储器件的第二半读取时段与第二非易失性存储器件的第一半读取时段彼此交叠。控制器可以在第一非易失性存储器件的第一半编程时段期间将从主机提供的M位数据分别锁存至M个第一锁存器中，以及在第一非易失性存储器件的第二半编程时段期间将M个第一锁存器中锁存的M位数据顺序地编程至多电平单元中。控制器可以在第二非易失性存储器件的第一半编程时段期间将从主机提供的N位数据分别锁存至N个第二锁存器中，以及在第二非易失性存储器件的第二半编程时段期间将N个第二锁存器中锁存的N位数据顺序地编程至多电平单元中。控制器可以以流水线方式控制第一非易失性存储器件和第二非易失性存储器件，使得第一非易失性存储器件的第二半编程时段与第二非易失性存储器件的第一半编程时段彼此交叠。M个第一锁存器可以包括：第一主锁存器，适用于锁存要输入至第一多电平单元/要从第一多电平单元输出的M位数据中的每个；第一高速缓冲锁存器，适用于锁存要输入至第一输入/输出电路/要从第一输入/输出电路输出的M位数据中的每个；以及M-2个第一辅助锁存器，电学上适用于锁存在第一主锁存器或第一高速缓冲锁存器中锁存的M位数据中的一位。N个第二锁存器可以包括：第二主锁存器，适用于锁存要输入至第二多电平单元/要从第二多电平单元输出的N位数据中的每个；第二高速缓冲锁存器，适用于锁存要输入至第二输入/输出电路/要从第二输入/输出电路输出的N位数据中的每个；以及N-2个第二辅助锁存器，电学上适用于锁存在第二主锁存器和第二高速缓冲锁存器中锁存的N位数据中的一位。在第一非易失性存储器件的第一半读取时段期间，控制器可以基于单个位来将M位数据中的每个顺序地锁存至第一主锁存器中，以及将先前被锁存在第一主锁存器中的M位数据中的每个锁存至第一高速缓冲锁存器和M-2个第一辅助锁存器中的一个中。在M位数据全部被锁存在第一非易失性存储器件的M个第一锁存器中之后，控制器可以在第一非易失性存储器件的第二半读取时段期间将M个第一锁存器中锁存的M位数据顺序地输出。在第二非易失性存储器件的第一半读取时段期间，控制器可以基于单个位来将N位数据中的每个顺序地锁存至第二主锁存器中，以及将先前被锁存在第二主锁存器中的N位数据中的每个锁存至第二高速缓冲锁存器和M-2个第二辅助锁存器中的一个中。在M位数据全部被锁存在第二非易失性存储器件的M个第一锁存器中之后，控制器可以在第二非易失性存储器件的第二半读取时段期间将N个第二锁存器中锁存的N位数据顺序地输出。在第一非易失性存储器件的第二半读取时段期间，每当先前锁存在第一高速缓冲锁存器中的M位数据中的每个通过第一输入/输出电路输出时，控制器可以基于单个位来将第一主锁存器和M-2个第一辅助锁存器中的一个中锁存的M位数据中的每个移动至第一高速缓冲锁存器，由此基于单个位通过第一输入/输出电路来顺序地输出全部M位数据。在第二非易失性存储器件的第二半读取时段期间，每当先前锁存在第二高速缓冲锁存器中的N位数据中的每个通过第二输入/输出电路输出时，控制器可以基于单个位来将第二主锁存器和M-2个第二辅助锁存器中的一个中锁存的N位数据中的每个移动至第二高速缓冲锁存器，由此基于单个位通过第二输入/输出电路来顺序地输出全部N位数据。一种操作具有非易失性存储器件的非易失性存储系统的方法，非易失性存储器件包括同时储存M位数据的多电平单元和用于分别基于单个位而储存M位数据的M个锁存器，M为等于或大于3的整数，该方法可以包括：在第本文档来自技高网...

【技术保护点】
一种非易失性存储系统，包括：非易失性存储器件，包括同时储存M位数据的多电平单元和用于分别基于单个位储存M位数据的M个锁存器，M是等于或大于3的整数；以及控制器，适用于在第一半读取时段期间分别将多电平单元的M位数据顺序地锁存至M个锁存器中，以及在第二半读取时段期间将M个锁存器中锁存的M位数据顺序地输出。

【技术特征摘要】
2015.06.18 KR 10-2015-00864691.一种非易失性存储系统，包括：非易失性存储器件，包括同时储存M位数据的多电平单元和用于分别基于单个位储存M位数据的M个锁存器，M是等于或大于3的整数；以及控制器，适用于在第一半读取时段期间分别将多电平单元的M位数据顺序地锁存至M个锁存器中，以及在第二半读取时段期间将M个锁存器中锁存的M位数据顺序地输出。2.根据权利要求1所述的非易失性存储系统，其中，控制器在第一半编程时段期间将从主机提供的M位数据分别锁存至M个锁存器中，以及在第二半编程时段期间将M个锁存器中锁存的M位数据顺序地编程至多电平单元中。3.根据权利要求1所述的非易失性存储系统，其中，M个锁存器包括：主锁存器，适用于锁存要输入至多电平单元/要从多电平单元输出的M位数据中的每个；高速缓冲锁存器，适用于锁存要输入至输入/输出电路/要从输入/输出电路输出的M位数据中的每个；以及M-2个辅助锁存器，在电学上适用于锁存在主锁存器或高速缓冲锁存器中锁存的M位数据中的一位。4.根据权利要求3所述的非易失性存储系统，其中，在第一半读取时段期间，控制器基于单个位来将M位数据中的每个顺序地锁存至主锁存器中，以及将先前被锁存在主锁存器中的M位数据中的每个锁存至高速缓冲锁存器和M-2个辅助锁存器中的一个中，以及其中，在M位数据全部被锁存在M个锁存器中之后，控制器在第二半读取时段期间将M个锁存器中锁存的M位数据顺序地输出。5.根据权利要求4所述的非易失性存储系统，其中，在第二半读取时段期间，每当先前被锁存在高速缓冲锁存器中的M位数据中的每个通过输入/输出电路而被输出时，控制器基于单个位来将主锁存器和M-2个辅助锁存器中的一个中锁存的M位数据中的每个移动至高速缓冲锁存器，由此基于单个位而通过输入/输出电路来顺序地输出全部M位数据。6.一种非易失性存储系统，包括：第一非易失性存储器件，包括同时储存M位数据的第一多电平单元和用于分别基于单个位来储存M位数据的M个第一锁存器，M是等于或大于3的整数；第二非易失性存储器件，包括同时储存N位数据的第二多电平单元和用于分别基于单个位来储存N位数据的N个第二锁存器，N是等于或大于3的整数；以及控制器，适用于：在第一非易失性存储器件的第一半读取时段期间分别将多电平单元的M位数据顺序地锁存至M个第一锁存器中，以及在第一非易失性存储器件的第二半读取时段期间将M个第一锁存器中锁存的M位数据顺序地输出，以及在第二非易失性存储器件的第一半读取时段期间分别将多电平单元的N位数据顺序地锁存至N个第二锁存器中，以及在第二非易失性存储器件的第二半读取时段期间将N个第二锁存器中锁存的N位数据顺序地输出，其中，控制器以流水线方式控制第一非易失性存储器件和第二非易失性存储器件，使得第一非易失性存储器件的第二半读取时段与第二非易失性存储器件的第一半读取时段彼此交叠。7.根据权利要求6所述的非易失性存储系统，其中，控制器在第一非易失性存储器件的第一半编程时段期间将从主机提供的M位数据分别锁存至M个第一锁存器中，以及在第一非易失性存储器件的第二半编程时段期间将M个第一锁存器中锁存的M位数据顺序地编程至多电平单元中，其中，控制器在第二非易失性存储器件的第一半编程时段期间将从主机提供的N位数据分别锁存至N个第二锁存器中，以及在第二非易失性存储器件的第二半编程时段期间将N个第二锁存器中锁存的N位数据顺序地编程至多电平单元中，以及其中，控制器以流水线方式控制第一非易失性存储器件和第二非易失性存储器件，使得第一非易失性存储器件的第二半编程时段与第二非易失性存储器件的第一半编程时段彼此交叠。8.根据权利要求6所述的非易失性存储系统，其中，M个第一锁存器包括：第一主锁存器，适用于锁存要输入至第一多电平单元/要从第一多电平单元输出的M位数据中的每个；第一高速缓冲锁存器，适用于锁存要输入至第一输入/输出电路/要从第一输入/输出电路输出的M位数据中的每个；以及M-2个第一辅助锁存器，电学上适用于锁存在第一主锁存器或第一高速缓冲锁存器中锁存的M位数据中的一位。9.根据权利要求8所述的非易失性存储系统，其中，N个第二锁存器包括：第二主锁存器，适用于锁存要输入至第二多电平单元/要从第二多电平单元输出的N位数据中的每个；第二高速缓冲锁存器，适用于锁存要输入至第二输入/输出电路/要从第二输入/输出电路输出的N位数据中的每个；以及N-2个第二辅助锁存器，电学上适用于锁存在第二主锁存器和第二高速缓冲锁存器中锁存的N位数据中的一位。10.根据权利要求9所述的非易失性存储系统，其中，在第一非易失性存储器件的第一半读取时段期间，控制器基于单个位来将M位数据中的每个顺序地锁存至第一主锁存器中，以及将先前被锁存在第一主锁存器中的M位数据中的每个锁存至第一高速缓冲锁存器和M-2个第一辅助锁存器中的一个中，以及其中，在M位数据全...

【专利技术属性】
技术研发人员：刘炳晟，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR