保护导电结构的独特双层蚀刻停止及其使用方法技术

本发明专利技术涉及保护导电结构的独特双层蚀刻停止及其使用方法，包括，但不限于，在由氮化钛所构成的导电接触部上方形成双层蚀刻停止层，双层蚀刻停止层是由氮化铝制成的上第二层所组成，本方法包括在第二绝缘材料层上方形成由一层氮化钛所构成的图案化蚀刻遮罩，在双层蚀刻停止层在导电接触部上方就位的情况下，经由图案化蚀刻遮罩进行蚀刻制程以在第二绝缘材料层中界定凹穴，进行第二蚀刻制程以移除图案化蚀刻遮罩的至少此层氮化钛，在双层蚀刻停止层中形成开口以便从而曝露导电接触部的一部分，以及形成导电性耦合至导电接触部的经曝露部分的在凹穴中的导电结构。

【技术实现步骤摘要】

大体上，本揭露关于半导体装置的制造，并且更具体地说，关于用以于金属硬遮罩移除制程期间保护导电结构的独特双层蚀刻停止及其使用方法。
技术介绍
诸如CPU、储存装置、ASIC(特定应用集成电路)及类似者等先进集成电路的制作需要诸如晶体管、电容器、电阻器等等根据指定电路布局在给定芯片面积上形成的大量电路元件。于使用例如MOS(金属氧化物半导体)技术制作复杂集成电路期间，数百万个晶体管，例如：N通道晶体管(NFET)及/或P通道晶体管(PFET)，乃是在包括结晶半导体层的基材上形成。无论所考量的是NFET晶体管或PFET晶体管，场效晶体管一般包括在半导电性基材中形成并由通道区所分开的经掺杂源极与漏极区。栅极绝缘层置于通道区上方，导电栅极电极置于栅极绝缘层上方。藉由对栅极电极施加适度电压，通道区变为具有导电性，并且容许电流从源极区流动至漏极区。为了在集成电路装置上提升FET的运作速度并增加FET的密度，数年来，装置设计师已大幅缩减FET的实体大小，尤其是晶体管装置的通道长度。由于晶体管装置的尺寸缩减，电路组件的运作速度已随着每一个新装置世代而提升，而此类产品中的“堆积密度”，即每单位面积的晶体管装置数目，也在同时间增加。晶体管装置的此类效能提升已使得与最终集成电路产品运作速度有关的一项限制因子不再是个别晶体管元件，而是装置层上方所形成的复杂接线系统的电气效能，其中诸如晶体管等实际以半导体为基础的电路元件乃是在半导体基材中及上方形成。一般而言，由于电路元件数量大且现代集成电路需要的布局复杂，所以个别电路元件的电连接或“接线配置”无法在其上制造有电路元件之同一装置层内建立。因此，各种构成集成电路产品的整体接线图案的电连接乃是在一或多个形成于产品的装置层上方的附加堆迭的所谓的“金属化层”中形成。这些金属化层一般是由绝缘材料层所构成，材料层中形成有导电金属线或导电贯孔。大体上，导电线提供内层电连接，而导电贯孔提供介于不同层之间的层间连接或垂直连接。这些导电线及导电贯孔可由具有适当阻障层的各种不同材料所构成，例如：铜等。集成电路产品中的第一金属化层一般称为“M1”层，而用于在M1层与更低层导电结构(下文有更完整阐释)之间建立电连接的导电贯孔一般则称为“V0”贯孔。这些金属化层中的导电线及导电贯孔一般是由铜所构成，而且是使用已知的镶嵌或双镶嵌技术在绝缘材料层中形成。附加金属化层乃是在M1层上方形成，例如：M2/V1、M3/V2等。在业界里，V0层下面的导电结构由于接触硅基材中形成的“装置”(例如：晶体管)，所以大体上视为“装置层”接触部或单纯地视为“接触部”。图1A乃是简单绘示由半导体基材12中及上方形成的多个晶体管装置15所构成的例示性集成电路产品10的截面图。示意性绘示的隔离区13也已在基材12中形成。在所示实施例中，晶体管装置15乃是由例示性栅极结构(即栅极绝缘层16及栅极电极18)、栅极覆盖层20、侧壁间隔物22及简单绘示的源极/漏极区24所构成。于图1A所示的制作点，已在产品10上方形成绝缘材料层17A、17B，即层间介电材料。图1A未绘示诸如蚀刻停止层及类似者等其它材料层。亦绘示的是例示性源极/漏极接触结构28，其包括所谓“沟槽硅化物”(TS)区28A与金属区28B(例如：钨)的组合。在所示制程流程中，源极/漏极接触结构28的上表面与栅极覆盖层20的上表面大约齐平。图1A中还绘示有多个所谓“CA接触”结构32、及有时称为“CB接触”结构的例示性栅极接触结构31。CA接触结构32及CB接触结构31乃是为了在下层装置与V0贯孔层之间提供电连接而形成。CA接触结构32乃是为了对源极/漏极接触结构28提供电接触而形成，而CB接触部31乃是为了接触晶体管15其中一者的栅极电极18的一部分而形成。在平面图(未图示)中，CB接触部31乃是垂直置于隔离区13上方，亦即，CB接触部31并非置于基材12中所界定的主动区上方。CA接触结构32的形式可以是在层间介电材料中形成的离散接触元件，即一或多个具有大体似正方形或圆柱状的个别接触插塞，如图1A所示。在其它应用(未示于图1A)中，CA接触结构32也可以是接触下层线型特征的线型特征，例如：接触源极/漏极区24并且一般延展跨布源极/漏极区24上整个主动区的源极/漏极接触结构28。一般而言，CB接触部31的形式乃是圆形或方形插塞。亦绘示于图1A中的是产品10的多层金属化系统的第一金属化层，即所谓的M1层，其形成于一层绝缘材料34中，例如：低k绝缘材料。多个导电贯孔即所谓的V0贯孔40，提供用以在装置层接触部(CA接触部32及CB接触部31)与M1层之间建立电连接。M1层一般包括多条视需要跨布产品10布线的金属线38。对下层装置层接触部形成V0贯孔时可能遭遇的一个问题将会参照图1B至1C来论述，图中绘示使用镶嵌制程对集成电路产品的接触层形成导电结构的一种例示性先前技术方法。图1B绘示集成电路产品50，其由形成于绝缘材料层54中的例示性导电装置层接触部52所构成。如上所述，装置层接触部52一般导电性耦合至半导体装置的一区域或部分(未示于图1B)，例如：晶体管装置的栅极电极及/或源极/漏极区。在所示实施例中，装置层接触部52是由一或多个阻障层或衬垫52A(例如：钛/氮化钛)及主体导电材料52B(例如：钨)所构成。蚀刻停止层56是在绝缘材料层54上方形成。层件54、56及装置层接触部52全都可视为集成电路产品50的接触级层55的部分。必须对装置层接触部52施作电连接以供产品50运作。因此，金属化层57在接触级层55上方形成。在所示实施例中，金属化层57的形成涉及形成第一导电贯孔(V0)、及第一金属化层(M1)的例示性金属线。如上所述，产品50一般将会包含数个金属化层，例如：多层导电贯孔及导电线。M1金属化层一般是在产品50上形成的第一主要“接线”层。V0及M1导电结构的形成涉及形成绝缘材料层58、及由第一与第二材料层60、62所构成的蚀刻遮罩59。在一项实施例中，绝缘材料层54、58可以是所谓的低k(k值小于约3.3)绝缘材料层，蚀刻停止层56可以是一层氮化硅、NBlok等，层件60可以是TEOS为主的二氧化硅层，而层件62可以是金属制成的硬遮罩，例如：氮化钛。这些各种材料层的厚度可随特定应用而变。图1B绘示产品50在进行数个制程操作之后的情形。首先，使用已知的光刻及蚀刻技术，在产品50上方形成图案化蚀刻遮罩(未图示)，并且如图示图案化遮罩层59。之后，移除光阻遮罩，并且进行一或多道蚀刻制程穿过图案化遮罩层59以形成所绘示的穿过层件58、56的贯孔开口64，以便曝露下层装置层接触部52。在如图1B所示形成开口64之后，移除氮化钛硬遮罩层62。图1C绘示产品50在另一蚀刻制程之后的情形，此蚀刻制程例如为湿蚀刻制程，使用例如EKC来进行以移除氮化钛硬遮罩层62。不幸的是，在此用以移除氮化钛的蚀刻制程期间，阻障层52A中由氮化钛与钛所制成的部分亦受到侵蚀及消耗，如封闭虚线63里阻障层52A的材料损耗所反映者。EKC也会侵蚀下层装置层接触部52中的钨材料，但图式中未绘示钨材料的损耗。此类导电材料(例如：阻障层52A中的氮化钛材料)的损耗会导致问题，例如：当后本文档来自技高网...

【技术保护点】
一种方法，其包含：在至少一个第一绝缘材料层中形成由氮化钛所构成的导电接触部；在该导电接触部上方形成双层蚀刻停止层，该双层蚀刻停止层是由第一层与置于该第一层上方的第二层所组成，该第二层包含氮化铝；在该双层蚀刻停止层上方形成至少一个第二绝缘材料层；在该至少一个第二绝缘材料层上方形成由一层氮化钛所构成的图案化蚀刻遮罩；在该双层蚀刻停止层在该导电接触部上方就位的情况下，经由该图案化蚀刻遮罩进行至少一道第一蚀刻制程以在该至少一个第二绝缘材料层中界定凹穴，其中，该凹穴曝露该双层蚀刻停止层的该第二层的一部分；在该双层蚀刻停止层在该导电接触部上方就位的情况下，进行至少一道第二蚀刻制程以移除该图案化蚀刻遮罩的至少该层氮化钛；在移除该图案化蚀刻遮罩的该至少该层氮化钛之后，进行至少一道第三蚀刻制程以在该双层蚀刻停止层中界定开口，并且从而曝露该导电接触部的一部分；以及形成导电性耦合至该导电接触部的经曝露部分的在该凹穴中的导电结构。

【技术特征摘要】
2015.06.17 US 14/741,6361.一种方法，其包含：在至少一个第一绝缘材料层中形成由氮化钛所构成的导电接触部；在该导电接触部上方形成双层蚀刻停止层，该双层蚀刻停止层是由第一层与置于该第一层上方的第二层所组成，该第二层包含氮化铝；在该双层蚀刻停止层上方形成至少一个第二绝缘材料层；在该至少一个第二绝缘材料层上方形成由一层氮化钛所构成的图案化蚀刻遮罩；在该双层蚀刻停止层在该导电接触部上方就位的情况下，经由该图案化蚀刻遮罩进行至少一道第一蚀刻制程以在该至少一个第二绝缘材料层中界定凹穴，其中，该凹穴曝露该双层蚀刻停止层的该第二层的一部分；在该双层蚀刻停止层在该导电接触部上方就位的情况下，进行至少一道第二蚀刻制程以移除该图案化蚀刻遮罩的至少该层氮化钛；在移除该图案化蚀刻遮罩的该至少该层氮化钛之后，进行至少一道第三蚀刻制程以在该双层蚀刻停止层中界定开口，并且从而曝露该导电接触部的一部分；以及形成导电性耦合至该导电接触部的经曝露部分的在该凹穴中的导电结构。2.根据权利要求1所述的方法，其中，该导电结构包含金属线或导电贯孔的至少一者。3.根据权利要求1所述的方法，其中，在该导电接触部上方形成该双层蚀刻停止层包含将该双层蚀刻停止层形成为使得该第一层是在该导电接触部的上表面上形成并与其接触，并且是在该第一绝缘材料层的上表面上形成并与其接触。4.根据权利要求3所述的方法，其中，在该导电接触部上方形成该双层蚀刻停止层包含将该双层蚀刻停止层形成为使得该双层蚀刻停止层的该第二层是在该双层蚀刻停止层的该第一层的上表面上形成并与其接触。5.根据权利要求1所述的方法，其中，该至少一个第一绝缘材料层是由二氧化硅或具有小于3.3的k值的绝缘材料所构成。6.根据权利要求1所述的方法，其中，该至少一个第二绝缘材料层是由具有小于3.3的k值的绝缘材料所构成。7.根据权利要求1所述的方法，其中，该导电结构是由铜所构成。8.根据权利要求1所述的方法，其中，该导电接触部是由一层钛、一层置于该层钛上的氮化钛、及置于该层氮化钛上的钨材料所构成。9.根据权利要求1所述的方法，其中，进行该至少一个第三蚀刻制程以在该双层蚀刻停止层中界定该开口包含进行至少两道第三蚀刻制程以在该双层蚀刻停止层中界定该开口，并且从而曝露该导电接触部的该部分。10.根据权利要求1所述的方法，其中，进行该至少一道第三蚀刻制程以在该双层蚀刻停止层中界定该开口包含：进行蚀刻制程以在该双层蚀刻停止层的该第二层中界定开口，以便从而曝露该双层蚀刻停止层的该第一层之一部分；以及穿过该双层蚀刻停止层的该第二层中的该开口进行蚀刻制程以在该双层蚀刻停止层的该第一层中界定开口，以便从而曝露该导电接触部的该部分。11.根据权利要求1所述的方法，其中，该双层蚀刻停止层的该第一层是由氮掺杂碳化硅或氮化硅其中一者所构成。12.根据权利要求1所述的方法，其中，该图案化蚀刻遮罩更包含一层氮氧化硅或一层二氧化硅。13.根据权利要求1所述的方法，其中，该双层蚀刻停止层的该第一层具有落于约6nm至8nm范围内的厚度，而该双层蚀刻停止层的该第二层具有落于约2nm至4nm范围内的厚度。14.一种方法，其包含：在至少一个第一绝缘材料层中形成由氮化钛所构成的导电接触部；形成由位在该导电接触部上方的第一层及第二层所组成的双层蚀刻停止层，该第二层是一层氮化铝，其中，形成该双层蚀刻停止层包含：将该双层蚀刻停止层的该第一层沉积于该导电接触部的上表面上并与其接触、及该第一绝缘材料层的上表面上并与其接触；以及将该双层蚀刻停止层的该第二层沉积于该双层蚀刻停止层的该第一层的上表面上并与其接触；在该双层蚀刻停止层的该第二层上方形成至少一个第二绝缘材料层；在该至少一个第二绝缘材料层上方形成由一层氮化钛所构成的图案化蚀刻遮罩；在该双层蚀刻停止层在该导电接触部上方就位的情况下，经由该图案化蚀刻遮罩进行至少一道第一蚀刻制程以在该至...

【专利技术属性】
技术研发人员：A·S·马哈林甘，A·钱德拉谢卡尔，C·蔡尔德，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY