沟槽栅IGBT制作方法、沟槽栅IGBT及电子装置制造方法及图纸

本发明专利技术提供一种沟槽栅IGBT制作方法、沟槽栅IGBT及电子装置，所述制作方法包括提供正面形成有漂移区的半导体衬底，所述漂移区具有第一导电类型；在所述半导体衬底的正面形成沟槽；形成覆盖所述沟槽底部和侧壁的栅极氧化层；形成完全填充所述沟槽的栅电极层；在所述沟槽两侧的半导体衬底中形成位于所述漂移区内的基极区，所述基极区具有第二导电类型；在所述基极区内形成具有第一导电类型的源区；在所述半导体衬底背面形成具有第二导电类型的注入区，其中，所述第一导电类型和第二导电类型相反，所述沟槽的底部宽度大于顶部宽度。本发明专利技术提供的沟槽栅IGBT及制作方法，基极层和沟道掺杂浓度变高，IGBT阈值电压升高，饱和电流下降，进而使得抗短路时间更长。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及一种半导体器件制作方法、沟槽栅IGBT及电子装置。
技术介绍
IGBT(Insu1ated Gate Bipo1ar Transistor，绝缘栅双极型晶体管)是一种常见的功率型器件，理想的IGBT具有高击穿电压、低导通压降、关断时间短、抗短路时间长等优点。IGBT是一种垂直结构器件，可分为平面栅结构和沟槽栅结构。图1为常见沟槽栅IGBT单元的结构示意图。在图1所示例子中，沟槽栅IGBT100是在N－掺杂型衬底上形成，衬底部分地用于形成漂移区140；在N－衬底的背面掺杂形成注入区120，从注入区120的一面引出金属电极，即集电极110；注入区120之上依次形成了缓冲区130和漂移区140，该缓冲区130和漂移区140为低N(N－)掺杂；在漂移区140的上部通过构图刻蚀形成沟槽190，在沟槽190内生长栅极氧化物并淀积栅极材料形成栅极200，随后通过离子注入等工艺在栅极200两侧或一侧形成P型的基极区150，P型的基极区150之上形成相对高掺杂的P+型的基极区160，二者共同组成基极区。在基极区上形成N+掺杂的源区170，以及同时与源区170和基极区电接触的发射极180。图1中仅示出了其中一个IGBT单元的结构，本领域技术人员理解的是，在漂移区140上可以形成多个沟槽190、基极区以及发射极区170，也即在同一衬底上可以形成多个IGBT单元。然而随着应用场景对IGBT器件的要求越来越高，比如更高的耐压，更长的抗短路时间等，上述结构的IGBT器件已经无法满足要求。因此，有必要提出一种新的制作方法，以解决上述存在的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术一方面提供一种沟槽栅IGBT的制作方法，其包括：提供正面形成有漂移区的半导体衬底，所述漂移区具有第一导电类型；在所述半导体衬底的正面形成沟槽；形成覆盖所述沟槽底部和侧壁的栅极氧化层；形成完全填充所述沟槽的栅电极层；在所述沟槽两侧的半导体衬底中形成位于所述漂移区内的基极区，所述基极区具有第二导电类型；在所述基极区内形成具有第一导电类型的源区；在所述半导体衬底背面形成具有第二导电类型的注入区，其中，所述第一导电类型和第二导电类型相反，所述沟槽的底部宽度大于顶部宽度。优选地，所述沟槽的宽度从底部向顶部逐渐减小。优选地，所述沟槽侧壁与底部的夹角为30～85度。优选地，所述基极区的掺杂浓度自上而下逐渐增大。优选地，形成所述基极区的步骤包括：通过第一次离子注入形成相对低掺杂的第一基极区；通过第二次离子注入在所述第一基极区内形成相对高掺杂的第二基极区。本专利技术提出的沟槽栅IGBT的制作方法，用于形成栅极的沟槽底部宽度大于顶宽度，即所述沟槽的宽度从底部向顶部逐渐减小，因而使得栅极两侧的基极区宽度自顶部向底部逐渐减小，基极区呈下窄上宽状，与等宽的沟槽栅IGBT相比，这样使得基极区掺杂浓度自顶部向底部逐渐增大，并且相对地沟道长度增加，沟道浓度增大，从而使得IGBT阈值电压升高，饱和电流下降，进而使得IGBT的抗短路时间更长本专利技术另一方面提供一种沟槽栅IGBT，其包括：正面形成有漂移区的半导体衬底，所述漂移区具有第一导电类型；在所述半导体衬底正面形成的沟槽；覆盖所述沟槽底部和侧壁的栅极氧化层；完全填充所述沟槽的栅电极层；在所述沟槽两侧的半导体衬底中形成的位于所述漂移区内的基极区，所述基极区具有第二导电类型；在所述基极区内形成的具有第一导电类型的源区；在所述半导体衬底背面形成的具有第二导电类型的注入区，其中，所述第一导电类型和第二导电类型相反，所述沟槽的底部宽度大于顶部宽度。优选地，所述沟槽的宽度从底部向顶部逐渐减小。优选地，所述沟槽侧壁与底部的夹角为30～85度。优选地，所述基极区的掺杂浓度自上而下逐渐增大。优选地，其特征在于，所述基极区包括：通过第一次离子注入形成的相对低掺杂的第一基极区；通过第二次离子注入在所述第一基极区内形成的相对高掺杂的第二基极区。本专利技术提供的沟槽栅IGBT，用于形成栅极的沟槽底部宽度大于上部宽度，即下宽上窄，因而使得栅极两侧的基极层下窄上宽，与等宽的沟槽栅IGBT相比，这样使得基极层和沟道掺杂浓度变高，IGBT阈值电压升高，饱和电流下降，进而使得抗短路时间更长。本专利技术再一方面提供一种电子装置，其包括本专利技术提供的上述沟槽栅IGBT。本专利技术提出的电子装置，由于具有上述沟槽栅IGBT，因而具有类似的优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为常见沟槽栅IGBT的单元结构示意图。图2示出了根据本专利技术一实施方式的制作方法的步骤流程图；图3A～图3G示出了本专利技术一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；图4示出了根据本专利技术一实施方式的半导体器件结构示意图；图5～图10示出了不同形状的沟槽栅IGBT性能指标对比图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚和绘图方便，层和区的尺寸以及相对尺寸可能被夸大或缩小。自始至终相同附图标记表示相同的元件。并且，由于刻蚀引起的圆润等特征未在附图中示出。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度本文档来自技高网...

【技术保护点】
一种沟槽栅IGBT的制作方法，其特征在于，包括下述步骤：提供正面形成有漂移区的半导体衬底，所述漂移区具有第一导电类型；在所述半导体衬底的正面形成沟槽；形成覆盖所述沟槽底部和侧壁的栅极氧化层；形成完全填充所述沟槽的栅电极层；在所述沟槽两侧的半导体衬底中形成位于所述漂移区内的基极区，所述基极区具有第二导电类型；在所述基极区内形成具有第一导电类型的源区；在所述半导体衬底背面形成具有第二导电类型的注入区，其中，所述第一导电类型和第二导电类型相反，所述沟槽的底部宽度大于顶部宽度。

【技术特征摘要】
1.一种沟槽栅IGBT的制作方法，其特征在于，包括下述步骤：提供正面形成有漂移区的半导体衬底，所述漂移区具有第一导电类型；在所述半导体衬底的正面形成沟槽；形成覆盖所述沟槽底部和侧壁的栅极氧化层；形成完全填充所述沟槽的栅电极层；在所述沟槽两侧的半导体衬底中形成位于所述漂移区内的基极区，所述基极区具有第二导电类型；在所述基极区内形成具有第一导电类型的源区；在所述半导体衬底背面形成具有第二导电类型的注入区，其中，所述第一导电类型和第二导电类型相反，所述沟槽的底部宽度大于顶部宽度。2.根据权利要求1所述的制作方法，其特征在于，所述沟槽的宽度从底部向顶部逐渐减小。3.根据权利要求1所述的制作方法，其特征在于，所述沟槽侧壁与底部的夹角为30～85度。4.根据权利要求1所述的制作方法，其特征在于，所述基极区的掺杂浓度自上而下逐渐增大。5.根据权利要求1-4之一所述的制作方法，其特征在于，形成所述基极区的步骤包括：通过第一次离子注入形成相对低掺杂的第一基极区；通过第二次离子注入在所述第一基极区内形成相对高掺杂的第二基极区。6.一种沟槽栅IGBT，其特征在于，包...

【专利技术属性】
技术研发人员：郑大燮，刘博，陈德艳，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31