使用等离子体的成膜方法技术

[课题]本发明专利技术提供能够利用电子装置结构的楔形部的膜提高覆盖率的使用等离子体的成膜方法。[解决手段]TFT(30)中，利用由包含四氟化硅气体、四氯化硅气体、氮气及氩气的处理气体生成的电感耦合等离子体形成由氮化硅膜构成的钝化层(37)。

【技术实现步骤摘要】

本专利技术涉及包含硅原子的膜，尤其涉及保护由IGZO形成的沟道的保护膜的使用等离子体的成膜方法。
技术介绍
近年来，薄型的FPD(平板显示器，Flat Panel Display)中使用有机EL元件作为发光元件，为了实现薄型的FPD，作为有机EL元件使用薄型晶体管(TFT：Thin Film Transistor)。有机EL元件中，需求特别高速的开关操作，因此TFT中将能够得到高电子迁移率的氧化物半导体用于沟道。作为这样的氧化物半导体，例如已知包含In(铟)、Ga(镓)及Zn(锌)的氧化物的IGZO(氧化铟镓锌)，IGZO即使为无定形状态也具有比较高的电子迁移率(例如，10cm2/(V·s)以上)。另外，TFT中，沟道被由SiN(氮化硅)、SiO(氧化硅)形成的保护膜覆盖，切实地保护沟道远离外界的离子、水分，由氮化硅膜、氧化硅膜形成的保护膜利用CVD(化学气相沉积法，Chemical Vapor Deposition)时，保护膜中有时包含氢原子。保护膜中包含的氢原子随时间经过使氧原子从IGZO脱离、使IGZO的特性变化，因此提出了在成膜保护膜时的CVD中，使用不含氢原子的处理气体(例如，参照专利文献1。)。现有技术文献专利文献专利文献1：日本特开2015-12131号
技术实现思路
专利技术要解决的问题但是，本专利技术人使用包含SiF4(四氟化硅)气体及N2(氮气)气体的处理气体作为不含氢原子的处理气体，如图15所示，利用CVD形成由氮化硅膜构成的保护膜150时，确认了沟道151上形成的源电极152、漏电极153的楔形部152a、153a与水平所成角度大时，该楔形部152a、153a的利用保护膜150的覆盖度(覆盖率)降低，利用保护膜150不能充分地保护楔形部152a、153a。尤其是，近年来，应对TFT的微细化要求，源电极152、漏电极153的楔形部152a、153a与水平所成角度存在增加的倾向，因此存在该楔形部被保护膜150的覆盖度的降低更明显化的担心。进而，不仅限于TFT的源电极、漏电极，针对TFT以外的电子装置结构中必需被保护膜覆盖的楔形部也存在产生同样问题的担心。本专利技术的目的在于提供能够提高电子装置结构的楔形部的膜的覆盖率的使用等离子体的成膜方法。用于解决问题的方案为了达成上述目的，本专利技术的使用等离子体的成膜方法特征在于，其由处理气体生成等离子体并利用该等离子体在电子装置结构的楔形部形成包含硅原子的膜，前述处理气体包含均不含氢原子的第一气体及第二气体、前述第一气体包含硅原子、及氟原子以外的卤原子，前述硅原子与前述卤原子的原子间键合力小于前述硅原子与前述氟原子的原子间键合力，前述第二气体包含氮原子及氧原子中的至少任一者。专利技术的效果根据本专利技术，利用由处理气体生成的等离子体形成包含硅原子的膜，所述处理气体包含：包含硅原子、及氟原子以外的卤原子的第一气体；以及包含氮原子及氧原子中至少任一者的第二气体。此时，最初，在电极等的楔形部形成被卤原子封端的包含硅原子的薄膜，由于使用了与硅原子的原子间键合力小于硅原子与氟原子的原子间键合力的卤原子，因此利用等离子体中的阳离子的溅射中相对于楔形部的垂直部分也能够从被卤原子封端的包含硅原子的膜中容易地解离出卤原子，并且能使包含硅原子的膜进一步键合其它硅原子及氮原子、或者键合其它硅原子及氧原子。其结果，能够使楔形部中包含硅原子的膜继续地生长，因此能够提高楔形部的膜的覆盖率。附图说明图1为简要地示出实施本专利技术的第一实施方式的使用等离子体的成膜方法的等离子体CVD成膜装置的结构的剖面图。图2为示出本专利技术的第一实施方式的使用等离子体的成膜方法所适用的背沟道蚀刻型的TFT的结构的截面图。图3为示出源电极的楔形部的楔角变化时的楔形部的钝化层的覆盖的形态的图，图3的(A)示出楔角为50°时的由氮化硅膜形成的钝化层；图3的(B)示出楔角为60°时的由氮化硅膜形成的钝化层；图3的(C)示出楔角为70°时的由氧化硅膜形成的钝化层；图3的(D)示出楔角为80°时的由氧化硅膜形成的钝化层。图4为用于说明钝化层的覆盖率降低的理由的工序图。图5为用于说明本专利技术的第一实施方式的使用等离子体的成膜方法的工序图。图6为示出使四氯化硅气体的流量相对于四氟化硅气体与四氯化硅气体的总流量的比率变化时的钝化层的折射率、沉积速度及覆盖率的变化的曲线图。图7为示出作为本专利技术的第一实施方式的使用等离子体的成膜方法的钝化层的成膜处理的流程图。图8为用于说明本专利技术的第一实施方式的使用等离子体的成膜方法的第一变形例的工序图。图9为用于说明本专利技术的第一实施方式的使用等离子体的成膜方法的第二变形例的工序图。图10为用于说明本专利技术的第一实施方式的使用等离子体的成膜方法的第三变形例的工序图。图11为用于说明本专利技术的第二实施方式的使用等离子体的成膜方法的工序图。图12为示出作为本专利技术的第二实施方式的使用等离子体的成膜方法的钝化层的成膜处理的流程图。图13为示出图5、图11的本实施方式的使用等离子体的成膜方法所适用的蚀刻停止型的TFT的结构截面图。图14为示出图5、图11的本实施方式的使用等离子体的成膜方法所适用的顶部栅极型的TFT的结构截面图。图15为用于说明楔形部中覆盖率降低的以往的保护膜的部分截面图。附图标记说明S 基板10 等离子体CVD成膜装置34 沟道35 源电极36 漏电极37、40、43 钝化层48 栅极绝缘膜具体实施方式以下，边参照附图边针对本专利技术的实施方式进行说明。首先，针对本专利技术的第一实施方式的使用等离子体的成膜方法进行说明。图1为简要地示出实施本专利技术的使用等离子体的成膜方法的等离子体CVD成膜装置的结构的剖面图。图1中，等离子体CVD成膜装置10具备例如：收纳FPD、片型显示器用的基板S(以下，仅称为“基板”)的大致壳体形状的腔室11；配置于该腔室11底部并在上表面载置基板S的载置台12；在腔室11的外部以与腔室11内部的载置台12相对的方式配置的ICP天线13；构成腔室11的顶部且介于载置台12与ICP天线13之间的窗构件14。腔室11具有排气装置(未图示)，该排气装置对腔室11抽真空而将腔室11的内部减压。腔室11的窗构件14由电介质或金属构成，隔开腔室11的内部与外部。窗构件14通过绝缘部件(未图示)被腔室11的侧壁支承，窗构件14不与腔室11直接接触而没有电导通。另外，窗构件14至少具有能够覆盖载置于载置台12的基板S整面的大小。需要说明的是，窗构件14也可以由多个分割片构成。腔室11的侧壁设置有气体导入口15，气体导入口15通过气体导入管19与配置于腔室11的外部的四氟化硅气体供给部20连接；通过气体导入管21与配置于腔室11的外部的四氯化硅(SiCl4)气体供给部22连接；通过气体导入管23与配置于腔室11的外部的氮气供给部24连接；通过气体导入管25与配置于腔室11的外部的稀有气体供给部26连接。四氟化硅气体供给部20向腔室11的内部供给四氟化硅气体作为处理气体；四氯化硅气体供给部22向腔室11的内部供给四氯化硅气体作为处理气体；氮气供给部24向腔室11的内部供给氮气作为处理气体；稀有气体供给部26向腔室11的内部供给稀有气体例如Ar(氩气)气体。各气体导入管本文档来自技高网...

【技术保护点】
一种使用等离子体的成膜方法，其特征在于，其由处理气体生成等离子体并利用该等离子体在电子装置结构的楔形部形成包含硅原子的膜，所述处理气体包含均不含氢原子的第一气体及第二气体，所述第一气体包含硅原子及氟原子以外的卤原子，所述硅原子与所述卤原子的原子间键合力小于所述硅原子与所述氟原子的原子间键合力，所述第二气体包含氮原子及氧原子中的至少任一种。

【技术特征摘要】
2015.06.19 JP 2015-1237761.一种使用等离子体的成膜方法，其特征在于，其由处理气体生成等离子体并利用该等离子体在电子装置结构的楔形部形成包含硅原子的膜，所述处理气体包含均不含氢原子的第一气体及第二气体，所述第一气体包含硅原子及氟原子以外的卤原子，所述硅原子与所述卤原子的原子间键合力小于所述硅原子与所述氟原子的原子间键合力，所述第二气体包含氮原子及氧原子中的至少任一种。2.根据权利要求1所述的使用等离子体的成膜方法，其特征在于，所述处理气体还包含四氟化硅气体。3.根据权利要求2所述的使用等离子体的成膜方法，其特征在于，所述第一气体为四氯化硅气体。4.根据权利要求3所述的使用等离子体的成膜方法，其特征在于，所述第二气体为氮气，所述包含硅原子的膜...

【专利技术属性】
技术研发人员：佐佐木和男，高藤哲也，片桐崇良，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本;JP