MOSFET器件制造方法以及MOSFET器件技术

本发明专利技术提供了一种MOSFET器件制造方法以及MOSFET器件。本发明专利技术的MOSFET器件制造方法包括：第一步骤：在绝缘体上硅结构的掩埋氧化物层上的硅顶层的上方形成具有侧墙的栅极结构；第二步骤：执行漏区注入从而在硅顶层中在栅极结构的第一侧形成漏区；第三步骤：执行源区注入从而在硅顶层中在栅极结构的第二侧形成源区，而且执行高温退火以在暴露的多晶硅表面生成硅化物；其中第一侧与第二侧相对，而且其中漏区的掺杂类型与源区的掺杂类型不同。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物-半导体场效应晶体管)器件制造方法以及MOSFET器件。
技术介绍
随着MOSFET的关键尺寸的缩小，要求栅长、工作电压、栅氧厚度等都要缩小。但是，为了保证器件的工作速度，工作电压并不能等比例缩小，而是需要以功耗变大为代价。如传统的SOI(Silicon on insulator，绝缘体上硅)NMOS制程，在栅极图形形成之后，多晶硅栅再氧化(reoxidation)大约10～50埃，修复栅极刻蚀造成的缺陷，淀积氮化硅大约30～100埃，回刻形成偏移侧墙，降低掺杂注入的横向扩散，优化短沟道效应；随后，执行源漏外延区(extension)注入，高温退火；此后，淀积氧化硅大约30～200埃，再淀积氮化硅50～1000埃，回刻形成侧墙；然后，执行源漏注入，高温退火；硅化物生成降低串联电阻。传统的SOI的NMOS的电学特性一般是，随着栅极电压的变大，源-漏电流增大；而随着漏极电压的增大，源-漏电流保持不变。但是，总之，随着MOSFET的关键尺寸的缩小，MOSFET的静态功耗以及动态功耗会随之变大。因此，希望能够提供一种能够在不增大功耗的情况下提高器件性能的新的技术方案。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在不增大功耗的情况下提高器件性能的新的MOSFET器件以及相应的MOSFET器件制造方法。为了实现上述技术目的，根据本专利技术，提供了一种MOSFET器件制造方法，包括：第一步骤：在绝缘体上硅结构的掩埋氧化物层上的硅顶层的上方形成具有侧墙的栅极结构；第二步骤：执行漏区注入从而在硅顶层中在栅极结构的第一侧形成漏区；第三步骤：执行源区注入从而在硅顶层中在栅极结构的第二侧形成源区，而且执行高温退火以在暴露的多晶硅表面生成硅化物。优选地，在所述MOSFET器件制造方法中，第一侧与第二侧相对。优选地，在所述MOSFET器件制造方法中，漏区的掺杂类型与源区的掺杂类型不同。优选地，在所述MOSFET器件制造方法中，硅顶层的厚度介于～0埃之间。优选地，在所述MOSFET器件制造方法中，在第一步骤中，栅极结构的侧墙的形成步骤包括：对多晶硅栅进行再氧化以修复栅极刻蚀造成的缺陷，随后淀积氧化硅层，随后再淀积氮化硅层，回刻形成侧墙。优选地，在所述MOSFET器件制造方法中，再氧化的厚度介于10～50埃之间。优选地，在所述MOSFET器件制造方法中，氧化硅层的厚度介于30～埃之间。优选地，在所述MOSFET器件制造方法中，氮化硅层的厚度介于50～1埃之间。优选地，在所述MOSFET器件制造方法中，在绝缘体上硅结构中，掩埋氧化物层作为绝缘层，硅顶层作为有源层，而且掩埋氧化物层下有作为支撑层的硅基底层。为了实现上述技术目的，根据本专利技术，还提供了一种采用上述MOSFET器件制造方法制成的MOSFET器件。本专利技术提供一种新的MOSFET器件结构，不增大功耗的情况下，提高了器件性能。甚至，因为漏极电流随着漏极电压而成指数增长，在很低的漏极电压的条件下就可以取得传统MOSFET的源漏饱和电流大小，所以工作电压可以进一步降低，从而降低静态功耗以及动态功耗。此外，在本专利技术提供的MOSFET器件结构中，在关断状态下，漏端加正压，二极管反偏，器件关断；可以进一步在栅极加正压，使得沟道进一步耗尽，加快关断速度。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了根据本专利技术优选实施例的MOSFET器件制造方法的第一步骤。图2示意性地示出了根据本专利技术优选实施例的MOSFET器件制造方法的第二步骤。图3示意性地示出了根据本专利技术优选实施例的MOSFET器件制造方法的第三步骤。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。本专利技术提供了一种新的MOSFET器件结构，以NMOS为例，对于传统的MOS，栅氧下是一个npn双极管构成，但是本专利技术的MOSFET器件结构的栅氧下面是一个简单的n+/p-/p+二极管组成。对于本专利技术的MOSFET器件结构：1)在关断状态下，漏端加正压，二极管反偏，器件关断；可以进一步在栅极加正压，使得沟道进一步耗尽，加快关断速度；2)工作状态下，漏端加负压，二极管正偏开启，工作电流随着漏端电流指数增加；通过调整栅极负压的大小，调整耗尽区宽度，从而在保持漏端电压的情况想调整工作电流的大小。图1示意性地示出了根据本专利技术优选实施例的MOSFET器件制造方法的第一步骤，图2示意性地示出了根据本专利技术优选实施例的MOSFET器件制造方法的第二步骤，图3示意性地示出了根据本专利技术优选实施例的MOSFET器件制造方法的第三步骤。具体地，如图1、图2和图3所示，根据本专利技术优选实施例的MOSFET器件制造方法包括依次执行的下述步骤：第一步骤：在绝缘体上硅结构的掩埋氧化物层100上的硅顶层200的上方形成具有侧墙的栅极结构300；其中，在绝缘体上硅结构中，掩埋氧化物层100作为绝缘层。而且在绝缘体上硅结构中，硅顶层200作为有源层。而且，在绝缘体上硅结构中，掩埋氧化物层下有作为支撑层的硅基底层(未图示)。其中，例如，栅极结构300的侧墙的形成步骤包括：对多晶硅栅进行再氧化(再氧化的厚度介于10～50埃之间)以修复栅极刻蚀造成的缺陷，随后淀积氧化硅层(例如，氧化硅层的厚度介于30～200埃之间)，随后再淀积氮化硅层(例如，氮化硅层的厚度介于50～1500埃之间)，回刻形成侧墙。第二步骤：执行漏区注入从而在硅顶层200中在栅极结构300的第一侧形成漏区400；优选地，硅顶层200的厚度介于100～1000埃之间。第三步骤：执行源区注入从而在硅顶层200中在栅极结构300的第二侧形成源区500，而且执行高温退火以在暴露的多晶硅表面生成硅化物600，由此降低串联电阻。其中，第一侧与第二侧相对。其中，漏区400的掺杂类型与源区500的掺杂类型不同。例如，漏区400的掺杂类型是N型掺杂，而源区500的掺杂类型是P型掺杂。或者例如，漏区400的掺杂类型是P型掺杂，而源区500的掺杂类型是N型掺杂。以NMOS(漏区400的掺杂类型是N型掺杂，而源区500的掺杂类型是P型掺杂)为例，在工作状态下，漏到源pn结正向导通，电流与漏源电压大小呈指数关系增长，不会饱和。通过调整栅极电压的大小，可以调整沟道的耗尽区宽度；而且，调整电流可通过通道的宽度W＝Tsi-Wdep(其中，Tsi表示硅顶层200的厚度，Wdep表示沟道的耗尽区宽度)，从而调整电流的大小。本专利技术提供一种新的MOSFET器件结构，不增大功耗的情况下，提高了器件性能。而且，因为漏极电流随着漏极电压而成指数增长，在很低的漏极电压的条件下就可以取得传统MOSFET的源漏饱和电流大小，所以工作电压可以进一步降低，从而降低静态功耗以及本文档来自技高网...

【技术保护点】
一种MOSFET器件制造方法，其特征在于包括：第一步骤：在绝缘体上硅结构的掩埋氧化物层上的硅顶层的上方形成具有侧墙的栅极结构；第二步骤：执行漏区注入从而在硅顶层中在栅极结构的第一侧形成漏区；第三步骤：执行源区注入从而在硅顶层中在栅极结构的第二侧形成源区，而且执行高温退火以在暴露的多晶硅表面生成硅化物。

【技术特征摘要】
1.一种MOSFET器件制造方法，其特征在于包括：第一步骤：在绝缘体上硅结构的掩埋氧化物层上的硅顶层的上方形成具有侧墙的栅极结构；第二步骤：执行漏区注入从而在硅顶层中在栅极结构的第一侧形成漏区；第三步骤：执行源区注入从而在硅顶层中在栅极结构的第二侧形成源区，而且执行高温退火以在暴露的多晶硅表面生成硅化物。2.根据权利要求1所述的MOSFET器件制造方法，其特征在于，第一侧与第二侧相对。3.根据权利要求1或2所述的MOSFET器件制造方法，其特征在于，漏区的掺杂类型与源区的掺杂类型不同。4.根据权利要求1或2所述的MOSFET器件制造方法，其特征在于，硅顶层的厚度介于～0埃之间。5.根据权利要求1或2所述的MOSFET器件制造方法，其特征在于，在第一步骤中，栅...

【专利技术属性】
技术研发人员：周晓君，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31