电阻式随机存取存储器顶电极的镶嵌工艺制造技术

本发明专利技术提供一种存储器的制造方法。在层间导体的阵列上形成绝缘层，蚀刻绝缘层以定义对应阵列中第一层间导体的第一开口，其中蚀刻停止于第一层间导体的第一上表面。在第一上表面上形成金属氧化层。沉积与金属氧化层以及第一开口的表面共形且接触的第一阻挡材料层。接着蚀刻绝缘层以定义对应阵列中第二层间导体的第二开口，其中蚀刻停止于第二层间导体的第二上表面。沉积与第一开口中的第一阻挡材料层共形且接触的第二阻挡材料层。使用导电材料填充第一开口。

【技术实现步骤摘要】

本专利技术涉及基于金属氧化物的存储器装置及其制造方法。
技术介绍
电阻式随机存取存储器(Resistive Random Access Memory，RRAM)是一种非挥发性存储器的类型，提供下列优点：小的存储单元尺寸、可扩缩性、超高速操作、低功率操作、高耐久性、好的保持性、大的开关比以及CMOS兼容性。RRAM的一种类型包括金属氧化物层，通过施加适用于集成电路中的实施的各种程度的电脉冲，可以产生金属氧化物层以改变二或更多稳定电阻范围之间的电阻。当集成电路制造技术按比例缩小，相较于线路图案化，用于形成RRAM的顶电极的镶嵌工艺变得较适合。RRAM存储单元可以包括具有第一端子与第二端子的一存取装置、接触第一端子的一第一插塞以及接触第二端子的一第二插塞。此存取装置可以是晶体管或二极管。一金属氧化层接触第一插塞的上表面且作为RRAM存储单元中的存储器元件。一绝缘层配置于第一插塞与第二插塞上，且具有对应第一插塞与第二插塞的第一开口与第二开口。在第一开口与第二开口中可以配置第一顶电极与第二顶电极，且第一顶电极与第二顶电极分别连接至位线与源极线。RRAM存储单元的制造方法中，举例来说，在开口中形成各自的顶电极之前，氧化第一插塞与第二插塞的上表面以形成一金属氧化层。当第二插塞被设计为电性连接存取装置的第二端子至源极线，位于第二插塞的上表面的金属氧化层将被蚀刻。然而，蚀刻位于第二开口中的第二插塞的上表面的金属氧化层可能造成对于第二插塞的损害，导致第二插塞中较高的电阻。再者，绝缘层中的第二开口的侧壁可能受到污染。举例来说，若第二插塞包括铜(copper，Cu)且金属氧化层包括氧化铜(copper oxide，CuOx)，蚀刻第二开口中的金属氧化层时，铜可能被溅镀至第二开口的侧壁上。此外，蚀刻第二开口中的金属氧化层时，使用抗光蚀掩模以保护第一开口中的金属氧化层。蚀刻之后剥离抗光蚀掩模，剥离的过程可能损害第一开口中的金属氧化层。因此，为了提供一种符合成本效益的制造方法，希望提供一种存储单元及其制造方法，能够消除通过蚀刻金属氧化层造成的连接至源极线的插塞的损害可能性以及通过对于金属氧化层的掩模剥离造成的损害可能性，其中金属氧化层作为可编程电阻元件。
技术实现思路
本专利技术提供一种存储器的制造方法。本专利技术定义对应于第一层间导体(亦称为插塞)的第一开口，在第一开口中的第一层间导体的上表面上形成金属氧化层，在定义对应于第二层间导体的第二开口的前沉积第一阻挡材料层于第一开口中。因此，此方法消除现有技术中通过蚀刻第二开口中的金属氧化层所造成的对于第二层间导体的损害可能性、通过蚀刻第二开口中的金属氧化层所造成的对于绝缘层中第二开口的侧壁的污染可能性以及通过掩模剥离造成的对于第一开口中的金属氧化层的损害可能性。在实施方案中，在层间导体的阵列上形成绝缘层。蚀刻绝缘层以定义对应阵列中第一层间导体的第一开口，其中蚀刻停止于第一层间导体的第一上表面。在第一开口中的第一层间导体的第一上表面上形成金属氧化层。在层间导体的阵列的上表面与绝缘层之间可以形成扩散阻挡层，扩散阻挡层接触上表面，以防止来自层间导体的扩散并停止位于层间导体的阵列的上表面的第一开口与第二开口的蚀刻。沉积与金属氧化层以及第一开口的表面共形且接触的第一阻挡材料层，金属氧化层位于第一层间导体上。通过后续制造步骤以形成与接着移除位于金属氧化层上的蚀刻掩模，第一阻挡材料层可以保护金属氧化层免于电位损害，因而提供金属氧化层与顶电极之间较佳的接口。第一开口的宽度可以大于第一层间导体的宽度。沉积第一阻挡材料层之后蚀刻绝缘层以定义阵列中对应第二层间导体的第二开口，其中蚀刻停止于第二层间导体的第二上表面。沉积与第一开口中的第一阻挡材料层共形且接触的第二阻挡材料层。使用导电材料填充第一开口。第一与第二层间导体分别连接至存取装置的第一与第二端子。当蚀刻以定义第一开口时，可以使用第一蚀刻掩模于绝缘层上，其中第一蚀刻掩模具有对应第二层间导体的掩模区域以及对应第一开口的间隔区。蚀刻以定义第二开口时，可以使用第二蚀刻掩模于绝缘层上，其中第二蚀刻掩模具有对应第一开口的掩模区域以及对应第二开口的间隔区。沉积与第二开口中的第二层间导体的第二上表面以及第二开口的表面共形且接触的第二阻挡材料层，亦可以使用导电材料填充第二开口，其中金属氧化层不存在于第二上表面与第二阻挡材料层之间。可以形成电性连接至金属氧化层且可以作为位线的第一存取线路。可以形成电性连接至第二层间导体且可以作为源极线的第二存取线路。可以形成耦合至层间导体的阵列的存取装置阵列，存取装置阵列包括前述的第一存取装置。前述的第一存取装置可以包括二极管或晶体管。在前述的第一存取装置包括晶体管的实施例中，可以形成电性连接至晶体管的栅极端子的第三存取线路。金属氧化层的特征可以在于具有可编程的电阻。第一层间导体可以实质上由金属所组成，而金属氧化层可以包括金属的氧化物。第一层间导体可以实质上由过渡金属所组成，而金属氧化层可以包括过渡金属的氧化物。附图说明图1示出依照一实施例的存储单元的剖面图；图2-8示出制造如图1所示的存储单元的范例步骤；图9示出依照一实施例的电阻式随机存取存储器(Resistive Random Access Memory，RRAM)阵列的电路图；图10示出依照图9所示的实施例的存储单元的简化设计图；图11示出依照第二实施例的RRAM阵列的电路图；图12示出依照图11所示的第二实施例的存储单元的简化设计图；图13示出依照第三实施例的RRAM阵列的电路图；图14示出依照图13所示的第三实施例的存储单元的简化设计图；图15示出依照使用二极管作为存取装置的实施例的RRAM阵列的电路图；图16示出依照图15所示使用二极管作为存取装置的实施例的存储单元的简化设计图；第17图示出用于制造存储器装置的方法实施例的简化流程图。【附图标记说明】100：存储单元111：第一端子112：第二端子120：介电层131、941M、1141M、1341M：第一层间导体131T：第一上表面132、941A、941B、1141A、1141B、1341A：第二层间导体132T：第二上表面140：扩散阻挡层150：绝缘层161：第一开口162：第二开口170：金属氧化层180：第一阻挡层181：第一阻挡材料层182：第二阻挡材料层185：导电材料310：第一蚀刻掩模610：第二蚀刻掩模900、1100、1300、1500：RRAM阵列901、902、903、904、1101、1102、1103、1301、1302、1303、1304、1305、1306、1307、1308、1544：存储单元901A、1101A：第一晶体管901B、1101B：第二晶体管901M、1101M、1301M、1541M、1542M、1543M、1544M：存储元件911、912、913、1111、1112、1113、1311、1312、1313、1314：第一存取线路921、922、923、1121、1122、1123、1321、1322、1323、1324：第二存取线路931、932、933、934、935、936、1131、1132、1133、1134、1135、1136、1331、1332、1333、本文档来自技高网...

【技术保护点】
一种制造存储器的方法，包括：形成一绝缘层在多个层间导体的一阵列上；蚀刻该绝缘层以定义一第一开口，该第一开口对应该阵列中的一第一层间导体，蚀刻停止于该第一层间导体的一第一上表面；形成一金属氧化层在该第一开口中的该第一层间导体的该第一上表面上；沉积一第一阻挡材料层，该第一阻挡材料层与该第一层间导体上的该金属氧化层共形且接触，且该第一阻挡材料层与该第一开口的多个表面共形且接触，其中该第一开口的宽度大于该第一层间导体的宽度；在前述沉积该第一阻挡材料层之后蚀刻该绝缘层以定义一第二开口，该第二开口对应该阵列中的一第二层间导体，蚀刻停止于该第二层间导体的一第二上表面；沉积一第二阻挡材料层，该第二阻挡材料层与该第一开口中的该第一阻挡材料层共形且接触；以及使用一导电材料填充该第一开口；其中该第一层间导体与该第二层间导体分别连接至一存取装置的一第一端子与一第二端子。

【技术特征摘要】
1.一种制造存储器的方法，包括：形成一绝缘层在多个层间导体的一阵列上；蚀刻该绝缘层以定义一第一开口，该第一开口对应该阵列中的一第一层间导体，蚀刻停止于该第一层间导体的一第一上表面；形成一金属氧化层在该第一开口中的该第一层间导体的该第一上表面上；沉积一第一阻挡材料层，该第一阻挡材料层与该第一层间导体上的该金属氧化层共形且接触，且该第一阻挡材料层与该第一开口的多个表面共形且接触，其中该第一开口的宽度大于该第一层间导体的宽度；在前述沉积该第一阻挡材料层之后蚀刻该绝缘层以定义一第二开口，该第二开口对应该阵列中的一第二层间导体，蚀刻停止于该第二层间导体的一第二上表面；沉积一第二阻挡材料层，该第二阻挡材料层与该第一开口中的该第一阻挡材料层共形且接触；以及使用一导电材料填充该第一开口；其中该第一层间导体与该第二层间导体分别连接至一存取装置的一第一端子与一第二端子。2.如权利要求1所述的方法，其特征在于，还包括：形成一扩散阻挡层于所述层间导体的该阵列的多个上表面与该绝缘层之间，该扩散阻挡层接触所述上表面。3.如权利要求1所述的方法，其特征在于，前述蚀刻以定义该第一开口的步骤，包括：使用一第一蚀刻掩模于该绝缘层上，该第一蚀刻掩模具有对应该第二开口的一掩模区域以及对应该第一开口的一间隔区。4.如权利要求1所述的方法，其特征在于，前述蚀刻以定义该第二开口的步骤，包括：使用一第二蚀刻掩模于该绝缘层上，该第二蚀刻掩模具有对应该第一开口的一掩模区域以及对应该第二开口的一间隔区。5.如权利要求1所述的方法，其特征在于，前述沉积该第二阻挡材料层的步骤，包括：沉积该第二阻挡材料层，该第二阻挡材料层与该第二开口中的该第二层间导体的该第二上表面共形并接触，且该第二阻挡材料层与该第二开口的多个表面共形并接触；以及使用该导电材料填充该第二开口。6.如权利要求1所述的方法，其特征在于，包括：形成一第一存取线路，该第一存取线路电性连接至该金属氧化层；以及形成一第二存取线路，该第二存取线路电性连接至该第二层间导体。7.如权利要求1所述的方法，其特征在于，包括：形成多个存取装置的一阵列，该阵列耦合至所述层间导体的该阵列，且所述存取装置的该阵列包括第一次提到的该存取装置。8.如权利要求1所述的方法，其特征在于，第一次提到的该存取装置包括一二极管。9.如权利要求1所述的方法，其特征在于，第一次提到的该存取装置包括一晶体管，包括：形成一第三存取线路，该第三存取线路电性连接至该晶体管的一栅极端子。10.如权利要求1...

【专利技术属性】
技术研发人员：赖二琨，李峰旻，林昱佑，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71