一种自偏置CMOS差分放大器制造技术

本发明专利技术涉及电路设计领域，确切的说，本发明专利技术公开了一种自偏置CMOS差分放大器，应用于大幅度降低功耗、并减少输入噪声以及节省芯片的面积，该装置包括一对差分输入晶体管和一个作为尾电流源的自偏置晶体管的差分运放电路，通过在该对差分输入晶体管的输入端输入差分电压信号，使自偏置晶体管产生尾电流给差分输入晶体管，避免了传统方式需外接额外电源和端口的问题。

【技术实现步骤摘要】

本专利技术涉及电路设计领域，确切的说，具体涉及一种自偏置CMOS差分放大器。
技术介绍
随着电子电路技术的发展，运放电路应用越来越广泛，目前CMOS电路设计中，一般都需要额外的电压源产生偏置电压或者外加偏置电压提供尾电流源，偏置电压由额外的电压源产生大大增加了功耗，而外加偏压需要额外的端口也增大了芯片的面积。因此，如何能提供偏置电压的同时无需额外的电压源也不需添加额外的端口成为本领域技术人员面临的一大难题。
技术实现思路
本专利技术根据现有技术的不足提供了一种自偏置CMOS差分放大器，通过将一偏置晶体管的栅极与漏极连接，于差分输入晶体管输入一对差分电压信号，作为尾电流源的自偏置晶体管为该对差分输入晶体管提供尾电流，具体的，本专利技术的技术方案为：一种自偏置CMOS差分放大器，其中，具体包括：一对差分输入晶体管，用于输入一对差分电压信号；一个作为尾电流源的自偏置晶体管，为该对差分输入晶体管提供尾电流，该自偏置晶体管以二极管连接的方式将漏极耦合到栅极。上述自偏置CMOS放大器，其中，所述一对差分输入晶体管中的一个晶体管M1与电源电压VDD之间连接有一个负载晶体管M3，一对差分输入晶体管中的另一个晶体管M2与电源电压VDD之间连接有一个负载晶体管M4，其中晶体管M3的栅极连接到其漏极且晶体管M3和晶体管M4两者的栅极连接在一起作为电流镜结构，设置晶体管M4与晶体管M2互连处的公共节点为输出端节点。上述自偏置CMOS放大器，其中，所述晶体管M1和晶体管M2为N型晶
体管，所述晶体管M3和晶体管M4为P型晶体管。上述自偏置CMOS放大器，其中，所述自偏置晶体管为一N型晶体管，所述自偏置晶体管连接在一对差分输入晶体管和接地端之间。一种应用上述的自偏置CMOS差分放大器的积分器，其特征在于，所述积分器包括：一CMOS差分放大器；一电容，所述电容耦合在所述一对差分输入晶体管中的反相输入端和自偏置CMOS放大器的输出端之间；一开关电路，所述开关电路与所述电容并联。上述自偏置CMOS放大器，其中，所述开关电路包含互补的一个P型MOS管和一个N型MOS管，开关电路中P型MOS管的源极和N型MOS管的漏极连到电容的一端，开关电路中P型MOS管的漏极和N型MOS管的源极连到电容的另一端，开关电路中P型MOS管的栅极和N型MOS管的栅极分别对应受到一对互补的控制信号的驱动。一种在CMOS差分放大器中提供自偏置尾电流的方法，其中，包括以下步骤：在一对差分输入晶体中之一的栅极端输入一对差分电压信号中的一个电压信号和在一对差分输入晶体管中另外一个的栅极端输入该对电压信号中的另一个电压信号；利用一个自偏置晶体管为该对差分输入晶体管提供尾电流；流经一对差分输入晶体管各自的电流共同流经以二极管方式连接的自偏置晶体管，该自偏置晶体管将流经一对差分输入晶体管的总电流钳制在一个预设电流值。本专利技术解决了现有技术中偏置电路需要提供额外电压源或者需要提供额外端口才能形成尾电流的问题，无需提供额外电压从而减少了功耗，同时无需提供额外端口，缩小了芯片的面积，有效降低了噪声。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特
征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本专利技术的主旨。图1为本专利技术实施例差分运算放大器中自偏置电路结构示意图；图2为一个运用本专利技术公开的查房呢运算放大器的积分器电路结构图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本专利技术的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。本专利技术提供了一种自偏置CMOS差分放大器，下面提供一个实施例来对本专利技术进行进一步阐述。参照附图1所示结构，本专利技术提供一种自偏置CMOS差分放大器，其中，该自偏置CMOS放大器具体主要包括一对差分输入晶体管(N-型晶体管M1和N-型晶体管M2)、一个作为尾电流源的自偏置晶体管(N-型晶体管M5)。这里提及的晶体管是兼容于常规CMOS工艺的P型或N型MOS晶体管。一对差分输入晶体管中的一个N型晶体管M1与电源电压VDD之间连接有一个负载P型晶体管M3，一对差分输入晶体管中的另一个N型晶体管M2与电源电压VDD之间连接有一个P型负载晶体管M4，其中晶体管M3的栅极连接到其漏极且晶体管M3和晶体管M4两者的栅极连接在一起作为电流镜结构，将M4与M2的公共节点110设置为输出端节点。自偏置晶体管为一N型晶体管M5，晶体管M5以二极管连接的方式将漏极
与耦合到栅极，为该对差分输入晶体管M1、M2提供尾电流，晶体管M5的漏极在节点100处连接到输入晶体管M1、M2各自的源极，流过输入晶体管M1的电流和流过输入晶体管M2的电流合并流经自偏置晶体管M5。参照图2所示结构，为一种积分器电路的结构示意图，该积分器电路应用本专利技术所公开的能提供自偏置尾电流的CMOS差分放大器，在本实施例中，用一对差分输入晶体管M1和M2中的M2的栅极作为自偏置CMOS放大器的反相输入端，在反相输入端与自偏置CMOS放大器的输出端110之间耦合有一个电容C，在该电容C的两端并联一个开关电路。在一些实施例中开关电路虽然可以包括单独的一个电子晶体管器件作为切换开关，但作为本专利技术一个优选的实施例，该开关电路还可以可由一个P型晶体管M6和一个N型晶体管M7构成，其中M6的源极和M7的漏极连接于电容C的一端，晶体管M6的漏极和晶体管M7的源极连接于电容C的相对于该一端的另一端，MOS管M6和MOS管M7的栅极分别对应受到一对互补的控制信号的驱动，例如，一个控制信号RSTF驱动NMOS管M7的栅极，另一个与控制信号RSTF互补的控制信号RSTI驱动PMOS管M6的栅极，控制信号RSTF和控制信号RSTI互为逻辑高低电平的反相信号。基于该CMOS差分放大器，本专利技术提供一种在CMOS差分放大器中提供自偏置尾电流的方法，该方法包括：在一对差分输入晶体管中之一的栅极输入端输入一对差分电压信号中的一个电压信号和在该一对差分输入晶体管中另一者的栅极端输入该一对差分电压信号中的另一个电压信号。作为本专利技术一个优选实施例，参见图1所示结构，晶体管M1和晶体管M2构成一对差分输入晶体管，于晶体管M1的栅极端输入差分电压信号INP，于晶体管M2的栅极端输入差分电压信号INN，其中电压信号INP和电压信号INN为一对差分电压信号。利用一个自偏置晶体管为该对差分输入晶体管提供尾电流。通过将偏置晶体管的栅极与漏极连接的方式提供尾电流，在本专利技术优选实施例中，晶体管M本文档来自技高网...

【技术保护点】
一种自偏置CMOS差分放大器，其特征在于，包括：一对差分输入晶体管，用于输入一对差分电压信号；一个作为尾电流源的自偏置晶体管，为该对差分输入晶体管提供尾电流，该自偏置晶体管以二极管连接的方式将漏极耦合到栅极。

【技术特征摘要】
1.一种自偏置CMOS差分放大器，其特征在于，包括：一对差分输入晶体管，用于输入一对差分电压信号；一个作为尾电流源的自偏置晶体管，为该对差分输入晶体管提供尾电流，该自偏置晶体管以二极管连接的方式将漏极耦合到栅极。2.根据权利要求1所述自偏置CMOS放大器，其特征在于，所述一对差分输入晶体管中的一个晶体管M1与电源电压VDD之间连接有一个负载晶体管M3，一对差分输入晶体管中的另一个晶体管M2与电源电压VDD之间连接有一个负载晶体管M4，其中晶体管M3的栅极连接到其漏极且晶体管M3和晶体管M4两者的栅极连接在一起作为电流镜结构，设置晶体管M4与晶体管M2互连处的公共节点为输出端节点。3.根据权利要求2所述自偏置CMOS放大器，其特征在于，所述晶体管M1和晶体管M2为N型晶体管，所述晶体管M3和晶体管M4为P型晶体管。4.根据权利要求1所述自偏置CMOS放大器，其特征在于，所述自偏置晶体管为一N型晶体管，所述自偏置晶体管连接在一对差分输入晶体管和接地端之间。5.一种具有权利要求1所述的自偏置CMOS差分放大器的积分器，其特征在于，...

【专利技术属性】
技术研发人员：刘华瑞，马清杰，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：重庆;50