一种多簇处理器及其脚本设计和连接方法技术

本发明专利技术提供一种多簇处理器，包括复数个多核CPU处理器单元、一CCI电路、一系统地址空间、复数个簇内多核CPU状态采集单元、一簇工作状态监控单元、一数据通路控制单元、复数个通路选择单元和一直通通路单元；各多核CPU处理器单元依次通过一簇内多核CPU状态采集单元、所述簇工作状态监控单元连接数据通路控制单元，并通过一通路选择单元、CCI电路连接系统地址空间；数据通路控制单元分别连接CCI电路、各个通路选择单元和直通通路单元；各通路选择单元均通过直通通路单元连接系统地址空间。本发明专利技术既可以在多簇工作场景下保证CCI电路的工作,又可以在单簇工作场景下去除CCI额外的负面延迟效果，以提高系统性能。

【技术实现步骤摘要】

本专利技术涉及一种多簇处理器及其设计方法。
技术介绍
随着移动电子设备的性能要求越来越高，多核处理器结构已经很普及，同时,为了平衡功耗和性能,多处理器簇(簇)的big-little结构开始应用,这种多处理器簇的结构,将处理器分为高性能和低功耗两个处理器簇,每个簇中都包含多个CPU,比如4核A72加上4核A53的双簇big-little处理器结构。而big-little结构带来了一个新的问题,就是多簇处理器之间的cache一致性保证,为了解决这个问题，很多公司给出了解决方案，比较典型的就是ARM的CCI400/CCI500多簇处理器一致性处理电路(背景见链接)。CCI电路可以很好的解决多簇处理器的cache一致性问题,但是也有不足,就是CCI电路本身在处理一致性的时候会带来访问的延迟增加,比如某个CPU需要访问读取DDR时,需要经过CCI电路，访问行为到达CCI电路后，CCI电路会到各个处理器簇的cache中查找是否会命中,如果命中则直接从cache中读取数据返回,如果没有命中则再将访问发出到DDR进行读取访问.这在多簇工作时是有正效果的,可以利用多簇处理器cache的空间.但是当多簇CPU中只有其中一个簇在工作时,这种延迟会带来负面的效果,因为只有一个簇工作时另一个簇处于关电状态，并不能利用另一个处理器簇的cache空间,此时CPU的访问行为经过CCI只会增加额外的延迟，造成性能的下降。
技术实现思路
本专利技术要解决的技术问题，在于提供一种多簇处理器及其脚本设计和连接方法，既可以在多簇工作场景下保证CCI电路的工作,又可以在单簇工作场景下去除CCI额外的负面延迟效果，以提高系统性能。本专利技术的多簇处理器是这样实现的：一种多簇处理器，包括复数个多核CPU处理器单元、一CCI电路和一系统地址空间，还包括复数个簇内多核CPU状态采集单元、一簇工作状态监控单元、一数据通路控制单元、复数个通路选择单元和一直通通路单元；各所述多核CPU处理器单元依次通过一所述簇内多核CPU状态采集单元、所述簇工作状态监控单元连接所述数据通路控制单元，并通过一所述通路选择单元、所述CCI电路连接系统地址空间；所述数据通路控制单元分别连接CCI电路、各个通路选择单元和直通通路单元；各所述通路选择单元均通过所述直通通路单元连接系统地址空间。进一步的，各所述簇内多核CPU状态采集单元分别对应实时采集一多核CPU处理器单元中每个CPU的状态并将每个cpu的关断状态实时送往所述簇工作状态监控单元；当所述簇工作状态监控单元在收到某个簇中的所有CPU都被关断操作后,会判定为这个簇全部被关断,并将判定结果送往数据通路控制单元，当仅剩唯一一个簇未关断时，由所述数据通路控制单元根据簇关闭信息控制所述通路选择单元进行数据通路切换控制；完成通路切换后,剩下唯一未关断的CPU的簇通过所述直通通路单元直接访问系统地址空间而不需要通过CCI电路带来额外的访问延迟；当关闭的簇中某个CPU收到打开信号后，簇多核CPU状态采集单元将这个CPU要打开的信息送往簇工作状态监控单元；簇工作状态监控单元收到已关闭簇的CPU要打开之后,会将簇关断信号置为无效然后送往数据通路控制单元；数据通路控制单元收到簇关断信号置为无效后,再进行通路切换,将单个簇的直通访问切换为复数个簇的通过CCI电路后再访问系统地址空间。进一步的，某个簇关断后的切换具体过程为:S1.首先控制CCI电路向没有被关断的CPU簇中的CPU访问通路为idle状态,即接收完正在传送的最后一笔数据后,不再接收CPU发出的命令,ready信号返回0，这样正在工作的CPU会一直保持命令的有效状态，并等待后面的电路返回ready为1表示接收命令；S2.当CCI电路接收完所有还在工作的CPU的最后一笔正在传输的数据后，不再接收新的命令，会将idle有效信号返回给数据通路控制单元；S3.数据通路控制单元收到CCI电路返回的idle有效状态信号后,控制通路选择单元切换访问通路到直通通路单元；S4.切换完成后，直通通路单元的初始状态也是idle状态，返回ready为0，完成切换并且等待一段稳定时间后，数据通路控制单元会控制直通通路单元撤销idle状态；S5.直通通路单元收到撤销idle状态后,返回ready有效，并开始接收cpu命令，至此完成了通路切换动作。进一步的，某个簇重新开启的切换具体过程为：P1.首先控制直通通路单元向没有被关断的CPU簇中的CPU访问通路为idle状态,即接收完正在传送的最后一笔数据后,不再接收CPU发出的命令,ready信号返回无效，这样正在工作的CPU会一直保持命令的有效状态，并等待后面的电路返回ready有效表示接收命令；P2.当直通通路单元接收完所有还在工作的CPU的最后一笔正在传输的数据后,不再接收新的命令,会将idle有效信号返回给数据通路控制单元；.P3.数据通路控制单元收到直通通路单元返回的idle有效状态信号后,控制通路选择单元切换访问通路到CCI电路；P4.切换完成后，CCI电路的初始状态也是idle状态,返回ready为0，完成切换并且等待一段稳定时间后,数据通路控制单元会控制CCI电路撤销idle状态；P5.CCI电路收到撤销idle状态后,返回ready有效，并开始接收cpu命令，至此完成了通路切换动作。进一步的，所述复数个多核CPU处理器单元、CCI电路、系统地址空间，复数个簇内多核CPU状态采集单元、簇工作状态监控单元、数据通路控制单元、复数个通路选择单元和直通通路单元均集成在一芯片内。本专利技术的多簇处理器的脚本设计和连接方法是这样实现的：一种多簇处理器的脚本设计和连接方法，提供上述所述的多簇处理器，则所述方法是先在脚本中需要列出每个多核CPU簇的总线类型和总线信号名称，然后进行自动连接，该自动连接的过程为：Q1.通过脚本读入每个多核CPU簇的总线信号；Q2.将复数个多核CPU簇的总线信号分别对应连接到一通路选择单元,完成复数个多核CPU簇到通路选择单元的连接；Q3.将每个通路选择单元输出的两组总线信号都分别连到CCI电路的总线信号和直通通路单元的总线信号；Q4.将CCI电路的总线信号和直通通路单元的总线信号都作为master连接到系统地址空间；Q5.将各通路选择单元的输入选择控制信号接到数据通路控制单元的选择控制输出即完成了脚本的自动连接工作。本专利技术具有如下优点：(1)本专利技术多簇处理器电路既可以在多簇工作场景下保证CCI电路的工作,又可以在单簇工作场景下去除CCI额外的负面延迟效果,以提高系统性能；(2)本专利技术通过脚本自动产生bypass路径和完成信号连接，节省大量人力，并减少风险。附图说明下面参照附图结合实施例对本专利技术作进一步的说明。图1为本专利技术多簇处理器的结构框图。图2为本专利技术多簇处理器的一简单实施例的结构框图。具体实施方式如图1所示，本专利技术的多簇处理器，包括复数个多核CPU处理器单元101、一CCI电路102和一系统地址空间103，还包括复数个簇内多核CPU状态采集单元104、一簇工作状态监控单元105、复数个通路选择单元106、一直通通路单元107和一数据通路控制单元108；各所述多核CPU处理器单元101依次通过一所述簇内多核CPU状态采集单元104、所述簇工本文档来自技高网...

【技术保护点】
一种多簇处理器，包括复数个多核CPU处理器单元、一CCI电路和一系统地址空间，其特征在于：还包括复数个簇内多核CPU状态采集单元、一簇工作状态监控单元、一数据通路控制单元、复数个通路选择单元和一直通通路单元；各所述多核CPU处理器单元依次通过一所述簇内多核CPU状态采集单元、所述簇工作状态监控单元连接所述数据通路控制单元，并通过一所述通路选择单元、所述CCI电路连接系统地址空间；所述数据通路控制单元分别连接CCI电路、各个通路选择单元和直通通路单元；各所述通路选择单元均通过所述直通通路单元连接系统地址空间。

【技术特征摘要】
1.一种多簇处理器，包括复数个多核CPU处理器单元、一CCI电路和一系统地址空间，其特征在于：还包括复数个簇内多核CPU状态采集单元、一簇工作状态监控单元、一数据通路控制单元、复数个通路选择单元和一直通通路单元；各所述多核CPU处理器单元依次通过一所述簇内多核CPU状态采集单元、所述簇工作状态监控单元连接所述数据通路控制单元，并通过一所述通路选择单元、所述CCI电路连接系统地址空间；所述数据通路控制单元分别连接CCI电路、各个通路选择单元和直通通路单元；各所述通路选择单元均通过所述直通通路单元连接系统地址空间。2.根据权利要求1所述的一种多簇处理器，其特征在于：各所述簇内多核CPU状态采集单元分别对应实时采集一多核CPU处理器单元中每个CPU的状态并将每个cpu的关断状态实时送往所述簇工作状态监控单元；当所述簇工作状态监控单元在收到某个簇中的所有CPU都被关断操作后,会判定为这个簇全部被关断,并将判定结果送往数据通路控制单元，当仅剩唯一一个簇未关断时，由所述数据通路控制单元根据簇关闭信息控制所述通路选择单元进行数据通路切换控制；完成通路切换后,剩下唯一未关断的CPU的簇通过所述直通通路单元直接访问系统地址空间而不需要通过CCI电路带来额外的访问延迟；当关闭的簇中某个CPU收到打开信号后，簇多核CPU状态采集单元将这个CPU要打开的信息送往簇工作状态监控单元；簇工作状态监控单元收到已关闭簇的CPU要打开之后,会将簇关断信号置为无效然后送往数据通路控制单元；数据通路控制单元收到簇关断信号置为无效后,再进行通路切换,将单个簇的直通访问切换为复数个簇的通过CCI电路后再访问系统地址空间。3.根据权利要求2所述的一种多簇处理器，其特征在于：某个簇关断后的切换具体过程为:S1.首先控制CCI电路向没有被关断的CPU簇中的CPU访问通路为idle状态,即接收完正在传送的最后一笔数据后,不再接收CPU发出的命令,ready信号返回0，这样正在工作的CPU会一直保持命令的有效状态，并等待后面的电路返回ready为1表示接收命令；S2.当CCI电路接收完所有还在工作的CPU的最后一笔正在传输的数据后，不再接收新的命令，会将idle有效信号返回给数据通路控制单元；S3.数据通路控制单元收到CCI电路返回的idle有效状态信号后,控制通路选择单元切换访问通路到直通通路单元；S4.切...

【专利技术属性】
技术研发人员：廖裕民，
申请(专利权)人：福州瑞芯微电子股份有限公司，
类型：发明
国别省市：福建;35