一种基于DDS和小数分频锁相环的频率合成器模块制造技术

本实用新型专利技术公开了一种基于DDS和小数分频锁相环的频率合成器模块，包括微波频率合成器，其特征在于：小步进信号发生器、X波段本振信号发生器、L波段信号发生器以及微波频率合成器。本实用新型专利技术采用DDS产生小步进的中频信号。使用小数分频鉴相器提高锁相环的参考频率，产生低相噪的X波段本振信号。通过两次变频，将中频信号先变频到L波段，再变频到X波段，两次变频均使用滤波器进行滤波，保证低杂散的指标。通过该方法可实现结构简单、小步进、低相噪、低杂散的微波频率合成器。

【技术实现步骤摘要】

本技术涉及一种频率合成器模块，尤其是涉及一种基于DDS和小数分频锁相环的合成器模块。
技术介绍
随着电磁场与微波技术的迅速发展，微波系统逐渐应用于民用和军事等多个领域，微波频率合成器作为微波系统中的重要组成部分，也得到了越来越广泛的应用。由于微波频率很高，所以在不大的相对带宽下，其可用的频带很宽，可达数百甚至上千兆赫兹。这是低频无线电波无法比拟的。这意味着微波的信息容量大，所以现代多路通信系统，包括卫星通信系统，几乎无例外都是工作在微波波段。另外，微波信号还可以提供相位信息，极化信息，多普勒频率信息。这在目标检测，遥感目标特征分析等应用中十分重要。微波频率合成器的输出带宽、频率分辨率、杂散抑制、相位噪声等都是非常关键的技术指标，然而目前正在使用的微波频率合成器输出带宽、频率分辨率、杂散抑制、相位噪声等技术指标难以全面兼顾。导致现有微波频率合成器电路复杂程度高、频率分辨率不高、相位噪声大、高杂散的问题突出。
技术实现思路
本技术要解决的问题是提供一种基于DDS和小数分频锁相环的合成器模块，通过基于DDS和小数分频锁相环的合成器模块解决传统微波频率合成器电路复杂程度高、频率分辨率不高、相位噪声大、高杂散的问题。为解决上述问题，本技术采用的技术方案是提供一种基于DDS和小数分频锁相环的频率合成器模块，它包括微波频率合成器，小步进信号发生器、X波段本振信号发生器、L波段信号发生器的的输出分别连接到微波频率合成器的输入端。所述的小步进信号发生器包括恒温晶振，恒温晶振输出连接到功分器合路端，功分器第一路输出连接到直接模拟倍频电路a输入端，直接模拟倍频电路a输出连接到DDS参考输入端，FPGA控制信号线与DDS控制端连接。所述的X波段本振信号发生器包括功分器，功分器第二路输出连接到小数分频鉴相器参考端，小数分频鉴相器电荷泵输出通过环路滤波器后连接到VCO的电压调谐端，VCO输出的二分频信号连接到小数分频鉴相器的射频信号输入端，FPGA控制电路输出信号连接到小数分频鉴相器的控制端。所述的L波段信号发生器包括直接模拟倍频电路b，功分器第三路输出连接到直接模拟倍频电路b输入端，直接模拟倍频电路b输出连接到宽带双平衡混频器a的本振端，DDS输出连接到宽带双平衡混频器a的中频端，双平衡混频器a的射频输出端连接到滤波器a的输入端，滤波器a输出连接到微波放大器a的输入端。所述的微波频率合成器包括微波放大器b，微波放大器a的输出连接到宽带双平衡混频器b的中频端，VCO的输出经滤波器c滤波后的信号连接到宽带双平衡混频器b的本振端，宽带双平衡混频器b的射频端输出连接到滤波器b的输入端，滤波器b的输出连接到微波放大器b的输入端。所述的功分器为无源功分器。由上述技术方案组成的DDS和小数分频锁相环的合成器模块，恒温晶振输出连接到功分器输入端；将恒温晶振输出的稳定信号分成三路输出；功分器第一路输出连接到直接模拟倍频电路a输入端，直接模拟倍频电路a使输出信号频率放大，由于直接模拟倍频电路a输出连接到DDS参考输入端，DDS很快将直接模拟倍频电路a输入信号转换成高分辨率输出信号；FPGA控制信号线与DDS控制端连接，FPGA则通过芯片与DDS 电路的接口完成DDS对输入/输出信号的驱动与匹配，通过FPGA编程控制DDS输出频率而产生小步进的中频信号。功分器把恒温晶振输出的第二路稳定信号输出连接到小数分频鉴相器参考端，经小数分频鉴相器作用后输出频率分辨率得到很大提高，小数分频鉴相器电荷泵输出通过环路滤波器后连接到VCO的电压调谐端，环路滤波器过滤掉误差电压中的高频分量和噪声后再输给VCO，VCO将输出的二分频信号连接到小数分频鉴相器的射频信号输入端继续提高输出频率的分辨率，FPGA控制电路输出信号连接到小数分频鉴相器的控制端，FPGA则通过芯片与小数分频鉴相器电路的接口完成小数分频鉴相器对输入/输出信号的驱动与匹配。通过FPGA编程控制DDS输出频率从而利用该结构产生低相噪的X波段本振信号。功分器把恒温晶振输出的第三路输出连接到直接模拟倍频电路b输入端，将直接模拟倍频电路b使输出信号频率放大，直接模拟倍频电路b输出连接到宽带双平衡混频器a的本振端，于是将放大了数倍的直接模拟倍频电路b输出信号频率进行混频，从而得到中频信号； DDS 电路的接口通过FPGA芯片完成输入/输出信号的驱动与匹配后连接到宽带双平衡混频器a的中频端，得到一个分辨率很高的L波段信号，双平衡混频器a的射频输出端连接到滤波器a的输入端，将得到的低杂散、分辨率高的L波段信号过滤，滤波器a输出连接到微波放大器a的输入端，于是低杂散、分辨率高的中频信号被放大数倍。从而利用该结构产生低杂散的L波段信号。微波放大器a输出低杂散的L波段信号连接到宽带双平衡混频器b的中频端进行混频，从VCO输出低相噪的X波段本振信号经第三滤波器滤波后的信号连接到宽带双平衡混频器b的本振端混频；宽带双平衡混频器b混频后的射频端输出连接到滤波器b的输入端，进行过滤，得到小步进、更低相噪、更低杂散的高分辨率信号送入微波放大器b的输入端，微波放大器b输出端的信号即为小步进、低相噪、低杂散的X波段信号。本技术采用的功分器为无源功分器，该功分器工作稳定，结构简单，基本上无噪声。本技术采用DDS产生高频率分辨率的中频信号，利用小数分频鉴相器产生低相噪的X波段本振信号。通过两次变频，先将中频信号变频到L波段，再将L波段信号变频到X波段，通过两次变频后的滤波处理，实现低杂散的X波段信号。将传统的整数分频鉴相器替换成小数分频鉴相器，可提高锁相环参考信号的频率，降低锁相环的分频比N的值，使锁相环产生的信号具有较低的相位噪声。利用本技术的技术方案完全可以通过较简单的方案，解决传统微波频率合成器电路复杂程度高、频率分辨率不高、相位噪声大、高杂散的问题。附图说明：图1为频率合成器模块示意图，图2为DDS和小数分频锁相环的频率合成器模块原理图。具体实施方式下面结合附图对本技术作进一步的说明。如图1示出了本技术频率合成器模块示意图，它包括微波频率合成器、小步进信号发生器、X波段本振信号发生器以及L波段信号发生器。小步进信号发生器、X波段本振信号发生器、L波段信号发生器的的输出分别连接到微波频率合成器的输入端。小步进信号发生器包括恒温晶振，恒温晶振输出连接到功分器合路端，功分器第一路输出连接到直接模拟倍频电路a输入端，直接模拟倍频电路a输出连接到DDS参考输入端，FPGA控制信号线与DDS控制端连接。图2示出了DDS和小数分频锁相环的频率合成器模块原理图，根据DDS和小数分频锁相环的频率合成器原理图，X波段本振信号发生器包括功分器，功分器第二路输出连接到小数分频鉴相器参考端，小数分频鉴相器电荷泵输出通过环路滤波器后连接到VCO的电压调谐端，VCO输出的二分频信号连接到小数分频鉴相器的射频信号输入端，FPGA控制电路输出信号连接到小数分频鉴相器的控制端。L波段信号发生器包括直接模拟倍频电路b，功分器第三路输出连接到直接模拟倍频电路b输入端，直接模拟倍频电路b输出连接到宽带双平衡混频器a的本振端，DDS输出连接到宽带双平衡混频器a的中频端，双平衡混频器a的射频输出端连接到滤波器a的输入端，滤波本文档来自技高网...

【技术保护点】
一种基于DDS和小数分频锁相环的频率合成器模块，它包括微波频率合成器，其特征在于：恒温晶振输出连接到功分器合路端；功分器输出信号分别连接到小步进信号发生器、X波段本振信号发生器和L波段信号发生器的输入端；小步进信号发生器、X波段本振信号发生器、L波段信号发生器的输出分别连接到微波频率合成器的输入端。

【技术特征摘要】
1.一种基于DDS和小数分频锁相环的频率合成器模块，它包括微波频率合成器，其特征在于：恒温晶振输出连接到功分器合路端；功分器输出信号分别连接到小步进信号发生器、X波段本振信号发生器和L波段信号发生器的输入端；小步进信号发生器、X波段本振信号发生器、L波段信号发生器的输出分别连接到微波频率合成器的输入端。2.根据权利要求1所述的一种基于DDS和小数分频锁相环的频率合成器模块，其特征在于：所述的小步进信号发生器包括恒温晶振，功分器第一路输出连接到直接模拟倍频电路a输入端，直接模拟倍频电路a输出连接到DDS参考输入端，FPGA控制信号线与DDS控制端连接。3.根据权利要求1所述的一种基于DDS和小数分频锁相环的频率合成器模块，其特征在于：所述的X波段本振信号发生器包括功分器，功分器第二路输出连接到小数分频鉴相器参考端，小数分频鉴相器电荷泵输出通过环路滤波器后连接到VCO的电压调谐端，VCO输出的二分频信号连接到小数分频鉴相器的射频信号输入端，FPGA控制电路...

【专利技术属性】
技术研发人员：赖寒昱，
申请(专利权)人：贵州航天计量测试技术研究所，
类型：新型
国别省市：贵州;52