一种GaN基集成器件及其制备方法技术

本发明专利技术属于光电技术领域，具体为一种GaN基集成器件及其制备方法。本发明专利技术器件，包括：GaN衬底；发光二极管，位于所述GaN衬底的发光二极管器件区，自下而上依次包括n型GaN层、发光层、p型 GaN层和顶电极；高电子迁移率晶体管，位于所述GaN衬底的高电子迁移率晶体管器件区，自下而上依次包括AlN阻挡层、AlGaN 势垒层以及位于所述AlGaN势垒层上的栅极和源极，其中所述AlN阻挡层和所述AlGaN势垒层与所述n型GaN层相接触。本发明专利技术器件能够有效避免由于位错问题导致的器件性能的退化，同时通过改变高电子迁移率晶体管的栅压可以精确调控发光二极管的发光强度，有助于更好的应用在智能照明领域。

【技术实现步骤摘要】

本专利技术属于光电
，具体来涉及一种GaN基集成器件及其制备方法。
技术介绍
GaN材料拥有较大的禁带宽度和电子迁移率，较好的热稳定性和化学稳定性，因此在功率和高频领域有着广泛的应用前景而受到关注和研究。同时，GaN基发光二极管（Light-Emitting Diode，简称LED）器件具有发光效率高、使用寿命长、节能环保等诸多优点，可广泛应用于照明和显示领域。GaN基高电子迁移率晶体管（HEMT）器件具有良好的高频特性和高输出电流特性，因此可以作为LED器件的驱动应用于光电，可见光通信等领域。业界将HEMT器件与LED器件相集成的方式有两类，一类是在封装层次上通过引线键合实现二者的集成，另一类是在器件层次上，将二者集成在同一衬底上。相较于前者，单片集成方法可以大幅降低寄生电阻和寄生电容，减小封装设计复杂度等。
技术实现思路
为了解决上述问题，本专利技术提供一种GaN基集成器件及其制备方法。本专利技术提供一种GaN基集成器件，包括：GaN衬底；发光二极管，位于所述GaN衬底的发光二极管器件区，自下而上依次包括n型GaN层、发光层、p型 GaN层和顶电极；以及高电子迁移率晶体管，位于所述GaN衬底的高电子迁移率晶体管器件区，自下而上依次包括AlN阻挡层、AlGaN 势垒层以及位于所述AlGaN势垒层上的栅极和源极，其中，所述AlN阻挡层和所述AlGaN 势垒层与所述n型GaN层相接触。优选地，所述GaN衬底的发光二极管器件区的厚度与所述GaN衬底的高电子迁移率晶体管器件区的厚度相比，前者较小。优选地，所述发光二极管还包括p型AlGaN层，该p型AlGaN层位于所述发光层与所述p型GaN层之间。优选地，所述发光二极管还包括电流散布层结构，该电流散布层结构位于所述p型GaN层与所述顶电极之间。优选地，所述发光层为多重量子阱结构。本专利技术还提供上述GaN基集成器件制备方法，包括以下步骤：提供GaN衬底；高电子迁移率晶体管叠层形成步骤，即在所述GaN衬底上依次形成AlN阻挡层、AlGaN 势垒层；分区步骤，即对所述高电子迁移率晶体管叠层进行刻蚀，去除部分AlN阻挡层、AlGaN 势垒层，暴露部分所述GaN衬底，分别形成LED器件区和高电子迁移率晶体管区；发光二极管叠层形成步骤，即在所述发光二极管器件区中，依次形成n型GaN层,发光层、p型GaN层；发光二极管刻蚀步骤，即对所述发光二极管叠层结构进行刻蚀，形成发光二极管台面结构；高电子迁移率晶体管刻蚀步骤，即对所述高电子迁移率晶体管叠层结构进行刻蚀，形成高电子迁移率晶体管台面结构；源极形成步骤，即在所述高电子迁移率晶体管台面结构上形成源极，与所述高电子迁移率晶体管台面结构形成欧姆接触；顶电极形成步骤，即在所述发光二极管台面结构上形成顶电极；以及栅极形成步骤，即在所述高电子迁移率晶体管台面结构上形成栅极。优选地，在所述发光二极管叠层形成步骤中，还包括在所述发光层上形成p型AlGaN层的步骤。优选地，在所述顶电极形成步骤前还包括电流散布层结构形成步骤，即在所述发光二极管台面结构上形成电流散布层结构。优选地，在所述分区步骤中，还包括进一步刻蚀去除部分GaN衬底。优选地，所述刻蚀去除部分GaN衬底的深度为150-250纳米，更优选200纳米。本专利技术提供的GaN基集成器件能够有效避免由于位错问题导致的器件性能的退化，同时通过改变高电子迁移率晶体管的栅压可以精确调控发光二极管的发光强度，有助于更好的应用在智能照明领域。附图说明图1 是本专利技术GaN基集成器件的第一实施方式的结构示意图。图2是本专利技术GaN基集成器件的第二实施方式的结构示意图。图3是本专利技术GaN基集成器件的第三实施方式的结构示意图。图4是本专利技术GaN基集成器件的第四实施方式的结构示意图。图5是本专利技术GaN基集成器件制备方法的流程图。图6是执行本专利技术GaN基集成器件制备方法的高电子迁移率晶体管叠层形成步骤后的器件结构示意图。图7是在本专利技术GaN基集成器件制备方法的分区步骤中形成SiO2掩膜层后的器件结构示意图。图8是在本专利技术GaN基集成器件制备方法的分区步骤中对SiO2掩膜层进行刻蚀后的器件结构示意图。图9是执行本专利技术GaN基集成器件制备方法的分区步骤后的器件结构示意图。图10是执行本专利技术GaN基集成器件制备方法的发光二极管叠层形成步骤后的器件结构示意图。图11是执行本专利技术GaN基集成器件制备方法的发光二极管刻蚀步骤后的器件结构示意图。图12是执行本专利技术GaN基集成器件制备方法的高电子迁移率晶体管源极形成步骤后的器件结构示意图。图13是执行本专利技术GaN基集成器件制备方法的发光二极管顶电极形成步骤后的器件结构示意图。图14是执行本专利技术GaN基集成器件制备方法的高电子迁移率晶体管栅极形成步骤后所形成的GaN基集成器件的结构示意图。具体实施方式以下将参照附图详细描述本专利技术的实施例，在各个附图中，相同的元件采用类似的附图标记来表示。以下所述实施例是示例性的，为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，这些仅仅是示例，旨在解释本专利技术而不能理解为对本专利技术的限制。此外，本专利技术提供了各种特定的工艺和材料的例子，但是正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。除非在下文中特别指出，器件的各部分均可采用本领域公知的工艺和材料实现。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括其它的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。以下，结合附图对本专利技术实施方式进行具体说明。如图1所示，本专利技术的第一实施方式所涉及的GaN基集成器件包括，GaN衬底100；发光二极管区，位于GaN衬底100上，自下而上依次包括n型GaN层301、发光层302、p型 GaN层304和顶电极306；高电子迁移率晶体管区，位于GaN衬底100上，自下而上依次包括AlN阻挡层201、AlGaN 势垒层202以及位于AlGaN势垒层上的源极203和栅极204，其中AlN阻挡层201和AlGaN 势垒层202与n型GaN层301相接触。GaN衬底100为绝缘衬底，厚度例如为300微米。n型GaN层301的厚度优选为1.5微米，发光层302为量子阱或多重量子阱，优选为包括InGaN/GaN叠层结构，厚度优选为15纳米。P型GaN层304的厚度优选为170纳米。AlN阻挡层201的厚度优选为1纳米，AlGaN 势垒层202的厚度优选为20纳米。LED器件顶电极306优选采用Ti/Al/Ti/Au金属体系，HEMT器件栅电极204优选采用Ni/Au金属体系，源电极203优选采用Ti/Al/Ni/Au金属体系。图2为GaN基集成器件第二实施方式的示意图。如图2所示，高电子迁移率晶体管器件所在的GaN衬底区高于发光二极管器件所在的GaN衬底区，也就是说发光二极管器件所在的GaN衬底区被刻蚀去除部分GaN衬底，使得该区域的高度与高电子迁移率晶体管器件所在的GaN衬底区相比较低。优选为，两区域高度差为200纳米。这样的高度差能够使n型GaN层301与AlN阻挡层201、 AlGaN 势垒层202相接触的区域中位错较少，能够进一步提高本文档来自技高网...

【技术保护点】
一种GaN基集成器件，其特征在于，包括：GaN衬底；发光二极管，位于所述GaN衬底的发光二极管器件区，自下而上依次包括n型GaN层、发光层、p型 GaN层和顶电极；以及高电子迁移率晶体管，位于所述GaN衬底的高电子迁移率晶体管器件区，自下而上依次包括AlN阻挡层、AlGaN 势垒层以及位于所述AlGaN势垒层上的栅极和源极，其中，所述AlN阻挡层和所述AlGaN 势垒层与所述n型GaN层相接触。

【技术特征摘要】
1.一种GaN基集成器件，其特征在于，包括：GaN衬底；发光二极管，位于所述GaN衬底的发光二极管器件区，自下而上依次包括n型GaN层、发光层、p型 GaN层和顶电极；以及高电子迁移率晶体管，位于所述GaN衬底的高电子迁移率晶体管器件区，自下而上依次包括AlN阻挡层、AlGaN 势垒层以及位于所述AlGaN势垒层上的栅极和源极，其中，所述AlN阻挡层和所述AlGaN 势垒层与所述n型GaN层相接触。2.根据权利要求1所述的GaN基集成器件，其特征在于，所述GaN衬底的发光二极管器件区的厚度与所述GaN衬底的高电子迁移率晶体管器件区的厚度相比较小。3.根据权利要求1或2所述的GaN基集成器件，其特征在于，所述发光二极管还包括p型AlGaN层，位于所述发光层与所述p型GaN层之间。4.根据权利要求3所述的GaN基集成器件，其特征在于，所述发光二极管还包括电流散布层结构，位于所述p型GaN层与所述顶电极之间。5.根据权利要求1、2或4所述的GaN基集成器件，其特征在于，所述发光层为多重量子阱结构。6.一种GaN基集成器件制备方法，其特征在于，包括以下步骤：提供GaN衬底；高电子迁移率晶体管叠层形成步骤：在所述GaN衬底上依次形成AlN阻挡层、AlGaN 势垒层；分区步骤：对所述高电子迁移率晶体管叠层进行刻蚀，去除部分A...

【专利技术属性】
技术研发人员：陈琳，戴亚伟，郑亮，孙清清，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31