基于模拟开关电路实现FPGA器件的测试系统技术方案

本实用新型专利技术公开一种基于模拟开关电路实现FPGA器件的测试系统，其测试系统包括：非易失性存储器、控制器、带隙基准电路以及三端口模拟开关电路，该三端口模拟开关电路的第一端口接带隙基准电路的输出电路端口，第二端口接双向测试接口，第三端口接非易失性存储器的输入端；所述控制器分别与非易失性存储器、带隙基准电路和三端口模拟开关电路连接，且该控制器还与I/O 接口连接。本实用新型专利技术通过三端口模拟开关电路引入了双向的测试接口，从而可以单独对Bandgap Reference和非易失存储器进行测试和校正。在这些工作结束后，FPGA器件可进入正常工作状态。

【技术实现步骤摘要】

本技术涉及集成电路领域，更具体地，涉及一种基于模拟开关电路实现FPGA器件的测试系统。
技术介绍
集成电路的分类方法很多，按照功能可分为存储器（Memory），微处理器(CPU)，定制电路（ASICs）和可编程逻辑器件。可编程逻辑器件又可分为SPLD，CPLD，FPGA，其中FPGA如今已成为主流；以下采用FPGA来称呼可编程逻辑器件。FPAG 晶片是一种可以在上电之后再把需要的控制程式输入的晶片，它不是固定的电路，而是一种可以视需要而改变功能的晶片，它的功能可以随着输入的数据而改变。FPGA从存储编程数据的特性来讲分为易失性FPGA和非易失性FPGA两种。易失性FPGA通常采用SRAM存储器来存放编程数据流文件。在器件上电时，一般要由外部CPU编程，或者自动由外部的非易失性存储器中加载编程数据流文件。而非易失性FPGA由于自身存储器中已保留编程数据流文件，上电后即可进入工作状态。最近市场上出现一种新型的非易失性存储器，同目前主流的闪存非易失性存储器相比，该非易失性存储器有着低生产成本的巨大优势，但同时也存在对使用的要求的提高，其中较为突出的是要对该非易失性存储器提供精准的参照电流及电压。技术现有提供精准的参照电流及电压的方案是设计精准的Bandgap Reference电路（带隙基准电路）。然而，目前最先进的晶圆工艺对电阻的绝对值控制也常常有+/-25%以上的变化。要达到新型的非易失性存储器的精度要求，从已有的技术中来看，只有两种方案才能胜任：一种是使用片外精确电阻来设置偏置电流。市场上可购得的金属电阻精度通常可以达到1%的精度，成本低廉。因此，这是个不错的选择。然而，这就需要占用一个IO管脚来接外置的电阻。在小封装的FPGA应用中成为问题。二是采用校准电路的技术，在生产测试时对器件进行较准，达到新型的非易失性存储器的精度要求。此种解决方案的一个前提条件是要有片上的非易失性存储器来存储较验的结果。对于这种新型的非易失性存储器来讲，刚好合适。在采用第二种校准方案时，一般所面临的问题是对器件进行较准，需要片上非易失存储器正常工作；而片上非易失存储器正常工作需要对片上Bandgap进行较准。而这是个典型的“是鸡先生蛋，还是蛋先生鸡”的两难局面。
技术实现思路
为了解决上述现有技术提出的问题，本技术首先提出一种基于模拟开关电路实现FPGA器件的测试系统，解决了对器件进行较准，需要片上非易失存储器正常工作；而片上非易失存储器正常工作需要对片上Bandgap Reference进行较准的两难问题。为了实现上述目的，本技术的技术方案为：一种基于模拟开关电路实现FPGA器件的测试系统，包括：非易失性存储器、控制器、带隙基准电路以及三端口模拟开关电路，该三端口模拟开关电路的第一端口接带隙基准电路的输出端口，第二端口接双向测试接口，第三端口接非易失性存储器的输入端口；所述控制器分别与非易失性存储器、带隙基准电路和三端口模拟开关电路连接，且该控制器还与I/O 接口连接。上述控制器能够通过I/O接口接受外部的数据，也可以对非易失存储器进行编程写操作，还能够对带隙基准电路进行电流调节；以及能够对三端口模拟开关电路进行控制。上述测试接口是对接外部测试仪器的，是双向电路。因此既可以监测片上Bandgap Reference（带隙基准电路）的输出电流，电压，又可以输出精确的电流，电压。采用上述测试系统，外部测试仪器接在测试接口，可以通过三端口模拟开关电路的第一端口测出带隙基准电路的输出电流，再通过控制器进行处理，以对带隙基准电路进行校正，得到满意的结果。此时带隙基准电路可以转到正常工作状态，同时将满意的校准结果数据输入非易失性的存储器并储存；控制器在上电时会将满意的校准结果从非易失性存储器中读取出来，再输入给隙基准电路，使隙基准电路的输出得到校准。在非易失性存储器初始化及测试状态，外部测试仪器接在测试接口，可以通过三端口模拟开关电路的第二端口向非易失存储器直接提供精准的电流、电压，使得非易失性存储器在最佳状态下完成初始化及测试。此项工作可以不依靠片上的Bandgap Reference，通常此任务可在Bandgap Reference校正工作之前完成。最后，在FPGA器件正常工作状态，Bandgap Reference已经得到校正，且非易失性存储器在Bandgap Reference的输出电流、电压下正常工作。优选的，所述带隙基准电路包括有带隙基准核心模块，电流选择模块，电流加法模块和控制模块。所述带隙基准核心模块产生基准电压和多路不同数值的基准电流，所述电流选择模块受控制模块控制选择零路或一路或多路基准电流，所述电流加法模块用于对被选择的零路或一路或多路基准电流进行求和产生满足精度要求的偏置电流，从而实现对带隙基准电路的输出电流进行调整。所述控制模块与控制器连接，且该控制模块用于选择零路或一路或多路基准电流。控制模块为一组专用寄存器或数据流文件存储器。优选的，所述三端口模拟开关电路包括三个模拟信号开关，所述三端口模拟开关电路包括三个模拟信号开关，各个模拟信号开关均是通过开关控制模块单独控制；开关控制模块与控制器通信并受其控制，通过三端口模拟开关电路的电压、电流不断的变化，当模拟信号开关断开时，其两端之间为高阻状态；模拟信号开关闭合时，两端接通。开关控制模块可以是一组专用寄存器，也可以是部分的数据流文件存储器。与现有技术相比，本技术的有益效果为：本技术解决了对FPGA器件进行较准，需要片上非易失存储器正常工作。而片上非易失存储器正常工作需要对片上Bandgap进行较准的两难问题。通过三端口模拟开关电路引入了双向的测试接口，从而可以单独对Bandgap Reference和非易失存储器进行测试和校正。在这些工作结束后，FPGA器件可进入正常工作状态。附图说明图1为本测试系统的整体结构框图。图2为本技术的三端口的模拟开关电路示意图。图3为模拟开关电路在测试校验状态示意图。图4为模拟开关电路在非易失性存储器初始化及测试状态示意图。图5为模拟开关电路在正常工作状态示意图。图6为Bandgap Reference结构示意图。具体实施方式下面结合附图对本技术做进一步的描述，但本技术的实施方式并不限于此。本技术所提出的测试系统中包括一个非易失性的存储器、一个控制器和一个提供精准参照电流、电压，使非易失性的存储器能正常工作的Bandgap Reference，即带隙基准电路。测试系统还包括一个三端口的模拟开关电路，分别连接非易失性的存储器的控制电流输入端口、Bandgap Reference的输出电流端口、及一个专门的双向测试端口。见图1。控制器有以下多个功能：1、通过外部I/O可以接受外部的数据；2、对非易失存储器进行操作；3、对Bandgap Reference进行操作；4、对三端口的模拟开关电路进行控制；Bandgap Reference中含有控制模块，可对Bandgap Reference的输出电流、电压进行调整。控制模块可以是一组专用寄存器，也可以是部分的数据流文件存储器。测试接口是对接外部测试仪器的，是双向电路。因此既可以监测片上Bandgap Reference的输出电本文档来自技高网...

【技术保护点】
一种基于模拟开关电路实现FPGA器件的测试系统，其特征在于，包括：非易失性存储器、控制器、带隙基准电路以及三端口模拟开关电路，该三端口模拟开关电路的第一端口接带隙基准电路的输出端口，第二端口接双向测试接口，第三端口接非易失性存储器的输入端口；所述控制器分别与非易失性存储器、带隙基准电路和三端口模拟开关电路连接，且该控制器还与I/O 接口连接。

【技术特征摘要】
1.一种基于模拟开关电路实现FPGA器件的测试系统，其特征在于，包括：非易失性存储器、控制器、带隙基准电路以及三端口模拟开关电路，该三端口模拟开关电路的第一端口接带隙基准电路的输出端口，第二端口接双向测试接口，第三端口接非易失性存储器的输入端口；所述控制器分别与非易失性存储器、带隙基准电路和三端口模拟开关电路连接，且该控制器还与I/O 接口连接。2.根据权利要求1所述的测试系统，其特征在于，所述带隙基准电路包括带隙基准核心模块，电流选择模块，电流加法模块和控制模块；所述带隙基准核心模块产生基准...

【专利技术属性】
技术研发人员：朱璟辉，陈建光，陈思韬，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：新型
国别省市：广东;44