环绕式栅极垂直栅极存储器结构和半导体元件及其构建方法技术

本发明专利技术公开了一种环绕式栅极垂直栅极存储器结构和半导体元件及其构建方法，该构建方法包括：在基板上形成一多层结构，使多层结构具有交错叠层的多个第一绝缘材料层和导电材料层；识别用来形成位线和字线的位线位置和字线位置；移除多层结构在被识别的位线位置和字线位置之外的部分；在被识别的位线位置和字线位置之外的区域中形成第二绝缘材料垂直结构；移除多层结构沿位线位置被识别的字线位置而未包含被识别的位线位置的区域中的部分；移除第一绝缘材料层沿被识别的字线位置的区域中的第一绝缘材料；及在被识别的位线位置、字线位置中形成位线、字线。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件，且特别是有关于一种包含有三维(three-dimensional，3D)环绕式栅极(gate-all-around，GAA)垂直栅极(vertical gate，VG)结构的半导体结构和半导体元件，以及制造这种半导体结构和半导体元件的方法。
技术介绍
对半导体元件制造者而言，进一步缩小半导体结构和元件的临界尺寸，以实现在较小的区域中有着更大的存储容量，并且达到每位有更低的成本的需求仍持续增加。使用之，例如：薄膜晶体管(thin film transistor，TFT)技术、电荷捕捉存储器技术和交叉点阵列技术的三维半导体元件，已经越来越广泛地被应用来实现半导体制造者的上述需求。目前半导体技术上的发展，已经包括了在半导体元件中以三维垂直通道(vertical channel，VC)结构和三维垂直栅极结构的形式来构建垂直结构的技术。
技术实现思路
尽管半导体元件的构建技术在最近有如上所述的发展，仍可以由本专利技术的揭露内容中认知到在构建三维半导体元件中所面对一个或多个问题；例如，用来形成三维垂直通道的结构和多层(various layers)通常需要占用相对较大的占用面积(footprint)(或区域)。此外，所构建的三维垂直通道结构经常会遇到可靠性的问题，并在性能方面出现不合预期的变异。至于三维垂直栅极结构，虽然和三维垂直通道结构及其它构建的半导体元件相比，三维垂直栅极结构通常只需要较小的占用面积(或区域)，然而可靠的制造技术，包括元件垂直栅极的图案化和刻蚀以及构建没有变形、缺陷和/或弯曲的元件，往往难以达成。此外，在本专利技术内容中可以了解到，现有三维垂直栅极结构的写入能力仍可以被再进一步提高。例如：目前的三
维垂直栅极结构仍缺乏环绕式栅极结构。环绕式栅极结构，包括形成在三维垂直栅极结构的位线(bit lines)中的电荷捕捉层。因此，现有的三维垂直栅极结构并无法对垂直栅极结构提供电场增强的功能。本
技术实现思路
所述的示范实施例一般是有关于半导体元件和构建该半导体元件的方法，用以解决构建包括以上所述的半导体元件时的一个或多个问题。在本专利技术的一示范实施例中，提出一种构建三维环绕式栅极垂直栅极半导体结构的方法，其包括提供一基板和在基板上形成一多层结构，使多层结构具有交错叠层的第一绝缘材料层和导电材料层，该第一绝缘材料层是通过沉积第一绝缘材料的方式所形成，导电材料层是通过沉积导电材料的方式所形成。此方法还包括识别位线位置和字线(word line)位置，以形成位线和字线。此方法还包括移除多层结构中未包含被识别的位线位置和字线位置的部分。每一个被移除的部分是穿过多层结构而延伸到达基板的至少一个顶面。此方法进一步包括在被识别的位线位置和字线位置之外的区域中形成第二绝缘材料垂直结构。此方法还包括移除沿着被识别的字线位置但未包含被识别的位线位置的区域中的一部分多层结构。每一个被去除的部分是穿过多层结构延伸到达基板的至少一个顶面。此方法还包括移除第一绝缘材料层沿着被识别的字线位置的区域中的第一绝缘材料。此方法还包括在被识别的位线位置中形成位线。此位线是通过圆化(rounding)每一个导电材料层沿着被识别的位线位置的至少一部分来形成。此位线是进一步通过在被圆化的导电材料层的至少一部分上形成一电荷捕捉层来形成。此方法还包括在被识别的字线位置中形成字线。在本专利技术的另一示范实施例中，一半导体结构包括具有多个形成在基板上的位线和字线的三维环绕式栅极垂直栅极结构。此半导体结构进一步包括多个从基板的至少一顶部表面垂直延伸的第一绝缘材料部分。所述多个第一绝缘材料部分是邻接于三维环绕式栅极垂直栅极结构并且可操作以对三维环绕式栅极垂直栅极结构中的相邻字线提供电性隔离。附图说明为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例配合
所附图式来进行详细说明。其中，类似的元件符号将用以表示类似的技术特征，详细说明如下：图1是根据一实施例绘示构建一种三维半导体元件的方法流程图。图2A是根据一实施例绘示构建三维环绕式栅极垂直栅极半导体结构的方法流程图。图2B是根据一实施例绘示形成于基板上交错叠层的绝缘材料层和导电材料层的结构剖面图。图2C是根据一实施例绘示识别位线和字线的位置的结果俯视图。图2D-2J是根据一实施例绘示构建半导体元件的方法的结构示意图。图3A是根据另一实施例绘示构建三维环绕式栅极垂直栅极半导体结构的方法流程图。图3B是根据另一实施例绘示形成在基板上交错叠层的绝缘材料层和导电材料层的结构剖面图。图3C是根据另一实施例绘示识别位线和字线的位置的结果俯视图。图3D-3I是根据另一实施例绘示构建半导体元件的方法结构示意图。图4A是根据又一实施例绘示构建三维环绕式栅极垂直栅极半导体结构的方法流程图。图4B是根据又一实施例绘示形成在基板上交错叠层的绝缘材料层和导电材料层的结构剖面图。图4C是根据又一实施例绘示识别位线和字线的位置的结果俯视图。图4D-4I是根据另一实施例绘示构建半导体元件的方法的结构示意图。【符号说明】100：方法102：提供一基板104：形成多个交错叠层的第一绝缘材料层和导电材料层106：识别位线和字线的位置110：形成位线和字线200：三维环绕式栅极垂直栅极半导体结构202：基板204：第一绝缘材料层204′：第二绝缘材料206：导电材料层206′：电荷储存层206a：隧穿氧化层206b：电荷捕捉氮化层206c：阻绝氧化层208：位线位置210：字线位置210′：第一绝缘材料层沿着被识别的字线位置中的第一绝缘材料部分20：方法201：在被识别的位线位置和字线位置之外的位置形成第二绝缘材料垂直结构203：移除多层结构位于沿着被识别的字线位置但未包含被识别的位线位置的区域中的部分205：移除第一绝缘材料层沿着被识别的字线位置中的第一绝缘材料207：圆化沿着被识别的位线位置的至少一部分导电材料层，并在被圆化的导电材料层上形成电荷储存层，藉以形成位线209：形成字线211：在被识别的位线位置和字线位置之外的位置形成第一绝缘材料垂直结构212′：多层结构位于被识别的位线位置和字线位置之外的部分212a：第二绝缘材料垂直结构212b：第一绝缘材料垂直结构214′：部分214：字线30：方法301：移除多层结构位于沿着被识别的字线位置而未包含被识别的位线位置的区域中的部分303：在被识别的位线位置和字线位置之外的位置形成第二绝缘材料垂直结构305：移除第一绝缘材料层沿着被识别的字线位置中的第一绝缘材料307：圆化沿着被识别的位线位置的至少一部分导电材料层，并在被圆化的导电材料层上形成电荷储存层，藉以形成位线309：形成字线311：在被识别的位线位置和字线位置之外的位置形成第一绝缘材料垂直结构40：方法401：在被识别的位线位置和字线位置之外的位置形成第二绝缘材料垂直结构403：移除多层结构被识别的位线位置和第二绝缘材料垂直结构以外的区域中的部分405：移除位于第一绝缘材料层中剩余的第一绝缘材料407：圆化沿着被识别的位线位置的至少一部分导电材料层，并在被圆化的导电材料层上形成电荷储存层，藉以形成位线409：沿着被识别的位线位置沉积第二绝缘材料411：形成字线虽然为方便起见，使用类似本文档来自技高网...

【技术保护点】
一种构建一三维环绕式栅极(gate‑all‑around，GAA)垂直栅极(vertical gate，VG)半导体结构的方法，包括：提供一基板；在该基板上形成一多层结构，该多层结构具有交错叠层的多个第一绝缘材料层和多个导电材料层，这些第一绝缘材料层是通过沉积一第一绝缘材料所形成，该导电材料层是由沉积一导电材料所形成；识别用来形成多个位线和多个字线的多个位线位置和多个字线位置；移除该多层结构在被识别的这些位线位置和这些字线位置之外的多个部分，每一这些被移除的部分是穿过该多层结构延伸到该基板的至少一顶面；在被识别的这些位线位置和这些字线位置之外的这些区域中形成多个第二绝缘材料垂直结构；移除该多层结构位于沿着被识别的这些字线位置而未包含被识别的这些位线位置的多个区域中的多个部分，每一这些被移除的部分是通过该多层结构延伸到该基板的该至少一顶面；移除这些第一绝缘材料层沿着被识别的这些字线位置的这些区域中的该第一绝缘材料；在被识别的这些位线位置中形成这些位线；以及在被识别的字线位置中形成这些字线；其中，这些位线的形成方法，包括：圆化(rounding)每一这些导电材料层沿着被识别的这些位线位置的至少一部分；以及在被圆化后的这些导电材料层的至少一部分上形成一电荷储存层。...

【技术特征摘要】
2015.06.03 US 14/730,0991.一种构建一三维环绕式栅极(gate-all-around，GAA)垂直栅极(vertical gate，VG)半导体结构的方法，包括：提供一基板；在该基板上形成一多层结构，该多层结构具有交错叠层的多个第一绝缘材料层和多个导电材料层，这些第一绝缘材料层是通过沉积一第一绝缘材料所形成，该导电材料层是由沉积一导电材料所形成；识别用来形成多个位线和多个字线的多个位线位置和多个字线位置；移除该多层结构在被识别的这些位线位置和这些字线位置之外的多个部分，每一这些被移除的部分是穿过该多层结构延伸到该基板的至少一顶面；在被识别的这些位线位置和这些字线位置之外的这些区域中形成多个第二绝缘材料垂直结构；移除该多层结构位于沿着被识别的这些字线位置而未包含被识别的这些位线位置的多个区域中的多个部分，每一这些被移除的部分是通过该多层结构延伸到该基板的该至少一顶面；移除这些第一绝缘材料层沿着被识别的这些字线位置的这些区域中的该第一绝缘材料；在被识别的这些位线位置中形成这些位线；以及在被识别的字线位置中形成这些字线；其中，这些位线的形成方法，包括：圆化(rounding)每一这些导电材料层沿着被识别的这些位线位置的至少一部分；以及在被圆化后的这些导电材料层的至少一部分上形成一电荷储存层。2.根据权利要求1所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中通过执行一等向性刻蚀(isotropic etching)工艺来从这些第一绝缘材料层中去除该第一绝缘材料。3.根据权利要求1所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中该第二绝缘材料垂直结构的形成是延伸到该基板的至少一顶
\t面。4.根据权利要求1所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中该第二绝缘材料垂直结构可在该等向性刻蚀工艺中可操作地用于控制移除该第一绝缘材料的步骤。5.根据权利要求1所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中该电荷储存层是一氧化物-氮化物-氧化物(ONO)层。6.根据权利要求1所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中该电荷储存层包括形成在被圆化的这些导电材料层上的一隧穿氧化层、形成在该隧穿氧化层上的一电荷捕捉氮化层以及形成在该电荷捕捉氮化层上的一阻绝氧化层。7.根据权利要求6所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中该隧穿氧化层的半径为6～2纳米(nm)之间。8.根据权利要求6所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中该阻绝氧化层的半径为12～7纳米之间。9.根据权利要求1所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中这些字线的形成步骤包括在沿着被识别的这些字线位置而未包含被识别的这些位线位置的这些区域中沉积一导电材料。10.根据权利要求1所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中该多层结构中的每一该被移除的这些部分是在该多层结构中呈现为孔洞状。11.根据权利要求10所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中每一这些第二绝缘材料垂直结构是通过在该孔洞中沉积该第二绝缘材料来形成。12.根据权利要求1所述的构建三维环绕式栅极垂直栅极半导体结构的方法，更包括连接所形成的这些字线。13.根据权利要求1所述的构建三维环绕式栅极垂直栅极半导体结构的方法，其中该第一绝缘材料和该第二绝缘材料是...

【专利技术属性】
技术研发人员：杨大弘，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71