嵌入式闪存的多晶硅干蚀刻工艺的选择方法技术

一种嵌入式闪存的多晶硅干蚀刻工艺的选择方法，所述方法包括以下步骤：提供所述嵌入式闪存的有源区的版图和浮栅区的版图；根据所述有源区的版图和浮栅区的版图，确定所述有源区与所述浮栅区的实际蚀刻区域的版图密度，所述实际蚀刻区域为通过干蚀刻工艺蚀刻多晶硅的区域；根据所述实际蚀刻版区域的版图密度和位于所述多晶硅下的氧化层在蚀刻后的预设厚度，选择对应的干蚀刻工艺。本发明专利技术方案可以根据多晶硅的实际蚀刻区域的版图密度，选择合适的多晶硅干蚀刻工艺，从而对浮栅末梢尖端进行精确控制，以提高闪存性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺领域，尤其是一种嵌入式闪存的多晶硅干蚀刻工艺的选择方法。
技术介绍
在嵌入式闪存中，浮栅末梢尖端的高度与尖锐度会影响浮栅在编程、擦写时候耦合的电压，进而影响闪存在编程、擦写时的性能。因此，精确控制浮栅末梢尖端对于控制闪存的性能具有重要意义。在具体工艺实施中，可以通过多晶硅干蚀刻工艺(Poly Dry-Etch)后残留在有源区上的氧化层(例如二氧化硅、氮化硅等)的厚度的精准程度来获知浮栅末梢尖端是否精确。在现有技术中，针对确定的产品，可以根据有源区的版图密度或浮栅区的版图密度，以及位于所述多晶硅下的氧化层在蚀刻后的预设厚度，选择多晶硅干蚀刻工艺。这是因为，根据蚀刻工艺的负载效应(loading effect)可知，反应密度较大的区域的蚀刻速率比密度较小的区域慢，即实际需要进行干蚀刻的多晶硅越多，占有面积越大，可以选择蚀刻速率越快、蚀刻时间越长或者蚀刻温度越高的蚀刻工艺。其中，可以通过区域的版图面积与产品的整张版图的面积相除，以得到所述区域的版图密度。更具体而言，可以根据有源区的版图密度或浮栅区的版图密度，对需要进行干蚀刻的多晶硅的面积进行预判断。具体而言，嵌入式闪存的版图区域包含存储器区域和逻辑区域，在存储器区域内，有源区与浮栅区的版图图案均为均匀排列，也即有源区或浮栅区的版图面积与需要进行蚀刻的多晶硅的面积具有线性关系，所述有源区或浮栅区的版图面积越大，需要进行干蚀刻的多晶硅的面积也越大。进一步地，可以根据有源区的版图密度或浮栅区的版图密度的大小，结合氧化层在蚀刻后的预设厚度，选择多晶硅干蚀刻工艺。但是，对于新产品，仅通过有源区的版图，或者仅通过浮栅区的版图，难以经过预判断即选择出正确的干蚀刻工艺，导致获得的氧化层厚度不符合预期，浮栅末梢尖端控制不够精确。这是因为，在逻辑区域中，有源区与浮栅区的版图图案并非均匀排列，即有源区或浮栅区的版图面积与需要进行蚀刻的多晶硅的面积为非线性关系，也即有源区或浮栅区的版图面积大的产品，需要进行干蚀刻的多晶硅的面积却未必大。这种非线性关系的特点，对于逻辑区域面积比例较大的产品而言，表现地更为突出。
技术实现思路
本专利技术解决的技术问题是提供一种嵌入式闪存的多晶硅干蚀刻工艺的选择方法，可以根据多晶硅的实际蚀刻区域的版图密度，选择合适的多晶硅干蚀刻工艺，从而对浮栅末梢尖端的形貌进行精确控制，以提高闪存性能。为解决上述技术问题，本专利技术实施例提供一种嵌入式闪存的多晶硅干蚀刻工艺的选择方法，包括以下步骤：提供所述嵌入式闪存的有源区的版图和浮栅区的版图；根据所述有源区的版图和浮栅区的版图，确定所述有源区与所述浮栅区的实际蚀刻区域的版图密度，所述实际蚀刻区域为通过干蚀刻工艺蚀刻多晶硅的区域；根据所述实际蚀刻版区域的版图密度和位于所述多晶硅下的氧化层在蚀刻后的预设厚度，选择对应的干蚀刻工艺。可选的，所述确定所述有源区与所述浮栅区的实际蚀刻区域的版图密度包括：根据所述有源区的版图和浮栅区的版图，确定所述浮栅区与所述有源区的重合区域；根据所述有源区的版图密度和所述重合区域的版图密度确定所述实际蚀刻区域的版图密度。可选的，根据所述有源区的版图密度和所述重合区域的版图密度确定所述实际蚀刻区域的版图密度包括：利用所述有源区的版图密度减去所述重合区域的版图密度，以得到所述实际蚀刻区域的版图密度。可选的，所述重合区域的版图密度等于所述浮栅区的版图密度乘以预设的第一比值。可选的，所述确定所述有源区与所述浮栅区的实际蚀刻区域的版图密度包括：根据所述有源区的版图和浮栅区的版图，确定所述浮栅区与所述有源区的重合区域，所述重合区域的版图密度作为第一版图密度；确定所述浮栅区的实际蚀刻区域的版图密度，作为第二版图密度；根据所述有源区的版图密度、所述第一版图密度与第二版图密度，确定所述有源区与所述浮栅区的实际蚀刻区域的版图密度。可选的，利用所述有源区的版图密度减去所述第一版图密度再加上所述第二版图密度，以得到所述有源区与所述浮栅区的实际蚀刻区域的版图密度。可选的，根据所述浮栅区内实际蚀刻的多晶硅的体积计算所述多晶硅的蚀刻深度值；根据所述蚀刻深度值计算相同深度下所述浮栅区的体积；计算所述浮栅区内实际蚀刻的多晶硅的体积与所述浮栅区的体积的比值；利用所述浮栅区的版图密度乘以所述比值，以确定所述浮栅区的实际蚀刻区域的版图密度。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术实施例提供一种嵌入式闪存的多晶硅干蚀刻工艺的选择方法，包括以下步骤：提供所述嵌入式闪存的有源区的版图和浮栅区的版图；根据所述有源区的版图和浮栅区的版图，确定所述有源区与所述浮栅区的实际蚀刻区域的版图密度，所述实际蚀刻区域为通过干蚀刻工艺蚀刻多晶硅的区域；根据所述实际蚀刻版区域的版图密度和位于所述多晶硅下的氧化层在蚀刻后的预设厚度，选择对应的干蚀刻工艺。采用本专利技术实施例，可以根据多晶硅的实际蚀刻区域的版图密度，选择合适的多晶硅干蚀刻工艺，从而对浮栅末梢尖端的形貌进行精确控制，以提高闪存性能。进一步，在本专利技术实施例中，对于不需要在浮栅区内对多晶硅进行蚀刻的情况，可以通过版图密度相减或者乘以预设比值等多种计算方式计算实际蚀刻区域的版图密度，为用户提供方便。进一步，在本专利技术实施例中，对于需要在所述浮栅区内对多晶硅进行蚀刻的情况，可以根据浮栅区内实际刻蚀的多晶硅的体积和浮栅区的体积更为准确地计算获得浮栅区内实际蚀刻的多晶硅的版图密度，有助于计算出更为准确的实际蚀刻区域的版图密度，进而选择更为合适的多晶硅干蚀刻工艺，从而对浮栅末梢尖端的形貌进行精确控制。附图说明图1是本专利技术实施例中的一种嵌入式闪存的多晶硅干蚀刻工艺的选择方法的流程图；图2示出了本专利技术实施例中的一种有源区的版图和浮栅区的版图的排列方式；图3至图4是本专利技术第一实施例中的多晶硅干蚀刻工艺过程的剖面结构示意图。图5至图6是本专利技术第二实施例中的多晶硅干蚀刻工艺过程的剖面结构示意图。具体实施方式如前所述，在嵌入式闪存中，浮栅末梢尖端的高度与尖锐度会影响浮栅在编程、擦写时候耦合的电压，进而影响闪存在编程、擦写时的性能。具体而言，过低、过钝的浮栅末梢尖端会导致过小的隧穿电流，进而由于电场强度过低，编程、擦写电流过小而导致编程、擦写时间过长的情况。在具体工艺实施中，可以通过多晶硅干蚀刻工艺后残留在有源区上的氧化层的厚度的精准程度来获知浮栅末梢尖端是否精确。具体而言，残留的氧化层越薄，表示多晶硅干蚀刻对所述浮栅末梢尖端的蚀刻程度越重，越易导致浮栅末梢尖端过低、过钝。但是一味追求过厚的氧化层，有可能导致多晶硅蚀刻不足，严重时引起器件失效。所以，保持氧化层的厚度的精准度具有重要意义。在现有技术中，针对确定的产品，可以根据有源区的版图密度或浮栅区的版图密度，通过选择多晶硅干蚀刻工艺，获得对应的氧化层厚度。但是，对于新产品，仅通过有源区的版图，或者仅通过浮栅区的版图，难以选择正确的干蚀刻工艺，导致获得的氧化层厚度不符合预期，浮栅末梢尖端控制不够精确。本专利技术的专利技术人经过研究发现，上述问题的关键在于现有技术仅依赖有源区或浮栅区中的单层版图，难以准确计算出实际蚀刻的版图密度与蚀刻速率的相关性。这是因为，在逻辑区域中，有源区与浮栅区的版图图案并非均匀排列，即有源区或浮栅区的版图面积与需本文档来自技高网...

【技术保护点】
一种嵌入式闪存的多晶硅干蚀刻工艺的选择方法，其特征在于，包括以下步骤：提供所述嵌入式闪存的有源区的版图和浮栅区的版图；根据所述有源区的版图和浮栅区的版图，确定所述有源区与所述浮栅区的实际蚀刻区域的版图密度，所述实际蚀刻区域为通过干蚀刻工艺蚀刻多晶硅的区域；根据所述实际蚀刻版区域的版图密度和位于所述多晶硅下的氧化层在蚀刻后的预设厚度，选择对应的干蚀刻工艺。

【技术特征摘要】
1.一种嵌入式闪存的多晶硅干蚀刻工艺的选择方法，其特征在于，包括以下步骤：提供所述嵌入式闪存的有源区的版图和浮栅区的版图；根据所述有源区的版图和浮栅区的版图，确定所述有源区与所述浮栅区的实际蚀刻区域的版图密度，所述实际蚀刻区域为通过干蚀刻工艺蚀刻多晶硅的区域；根据所述实际蚀刻版区域的版图密度和位于所述多晶硅下的氧化层在蚀刻后的预设厚度，选择对应的干蚀刻工艺。2.根据权利要求1所述的嵌入式闪存的多晶硅干蚀刻工艺的选择方法，其特征在于，所述确定所述有源区与所述浮栅区的实际蚀刻区域的版图密度包括：根据所述有源区的版图和浮栅区的版图，确定所述浮栅区与所述有源区的重合区域；根据所述有源区的版图密度和所述重合区域的版图密度确定所述实际蚀刻区域的版图密度。3.根据权利要求2所述的嵌入式闪存的多晶硅干蚀刻工艺的选择方法，其特征在于，根据所述有源区的版图密度和所述重合区域的版图密度确定所述实际蚀刻区域的版图密度包括：利用所述有源区的版图密度减去所述重合区域的版图密度，以得到所述实际蚀刻区域的版图密度。4.根据权利要求2所述的嵌入式闪存的多晶硅干蚀刻工艺的选择方法，其特征在于，所述重合区域的版图密度等于所述浮栅区的版图密度乘以预设的第一比值。5.根据权利要求1所述的嵌入式闪存的多...

【专利技术属性】
技术研发人员：孙访策，李志国，杨勇，黄冲，邬镝，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31