用于分层LDPC译码器的提早退出的系统和方法技术方案

本发明专利技术提供了系统和方法，以检测分层LDPC译码器的一个或多个层的位节点的硬判决何时改变，以及更新这些层的累加的部分校正子运算。由于生成了位节点的硬判决，因此将它们能与它们之前的数值进行比较。如果硬判决改变了，则累加并更新与改变的硬判决的位节点相对应的奇偶校验矩阵的一个或多个列中具有非零元素的层的部分校正子运算。如果位节点的硬判决没有改变，则不更新对应层的部分校正子运算。跟踪代码字的硬判决的改变，并且，对于对应于改变的硬判决的位节点的奇偶校验矩阵的列的层，翻转部分校正子。

System and method for early exit of layered LDPC decoder

The present invention provides a system and method to detect when a hard decision of a bit node of one or more layers of a layered LDPC decoder changes, and to update the accumulated partial correction sub operation of the layers. Because of the hard decision of the bit nodes, they can be compared with their previous values. If a hard decision is changed, a partial correction operation of a layer having non-zero elements in one or more columns corresponding to the hard decision bit node corresponding to the changed hard bit is accumulated and updated. If the hard decision of the bit node does not change, the partial correction sub operation of the corresponding layer is not updated. The hard decision of the tracking code word is changed, and for the layer of the parity check matrix of the bit node corresponding to the changed hard decision, the flip part corrector.

【技术实现步骤摘要】

本专利技术涉及用于对通信或数据存储系统中的数据进行译码的系统和方法，尤其是，本专利技术涉及用于对来自分层低密度奇偶校验(LDPC)译码器的正确译码的代码字进行早期检测的系统和方法。
技术介绍
在通信和数据存储系统中，通过接收器或控制器接收的携带有信号的信息可能被噪声、干扰或其他类型的扰动损坏。为了提高准确再现信息的可能性，通常使用纠错码(ECC)在携带有信息的数据中引入冗余位或奇偶位。LDPC码属于称为线性分组码的ECC类别。LDPC码的特征为非常稀疏的奇偶校验矩阵，这意味着低密度的非零元素。LDPC译码器可迭代地确定与接收到的矢量相对应的最有可能的携带有信息的码字。LDPC译码可由和积译码算法或最小和译码算法或它们的变型来实现。不考虑特定的译码算法，给定由m×n奇偶校验矩阵限定的LDPC码，LDPC译码可由一个集合中的m个校验(或约束)节点与另一个集合中的n位(或消息)节点之间的迭代信息更新和传递过程表示。不同的信息更新运算规则和/或不同的信息传递(或交换)调度策略导致不同的LDPC译码算法。为了验证译码的代码字，LDPC译码器可在奇偶校验操作中对硬判决矢量与LDPC码的奇偶校验矩阵执行矩阵乘法。当矩阵乘法的结果产生零矢量时，表明是有效代码字。例如，在具有(n-m)个信息位和m个奇偶位(例如码率为(n-m)/n)的块长为n的LDPC码中，奇偶校验矩阵可为m×n二进制矩阵。m×n奇偶校验矩阵与n×1接收矢量的硬判决的矩阵乘法产生m个校验节点或奇偶节点。在分层LDPC译码中，m×n的奇偶校验矩阵的每行称为一个层。每层具有校验节点，且所有硬判决的异或生成该层的校正子，该硬判决具有多个元素且一个元素在矩阵(例如位节点)的一个层中。当所有层的校正子都为零时，代码字被正确地译码。在传统的分层LDPC译码器中，可在层中生成硬判决。当接收层的位节点的硬判决时，当前层的校正子可被更新。为了更新所有层的校正子，分层LDPC译码器可在所有m个层运行m个时钟周期。当分
层译码期间任何位节点的硬判决改变时，可使用另外的m个时钟周期验证所有层的校正子为零。该方法增加了译码延时并降低了译码吞吐量。此外，由于传统分层LDPC译码器持续更新硬判决，因而奇偶校验操作期间可能需要停止分层译码，这将进一步降低译码吞吐量。一种在奇偶校验运算期间避免停止译码过程的方法为设置两组硬判决存储器。运行时间奇偶校验和硬判决更新可通过在这两个存储器之间通过交替操作而并行进行。然而，额外的硬判决存储器增加了成本、面积和功耗。也不能保证一旦所有的硬判决产生，奇偶校验操作就停止，这是因为退出时间可能仍然取决于正确的译码数据何时进入硬判决存储器。在最坏的情况下，最后的硬判决产生之后可能仍然进行m个时钟周期，以完成校正子运算并用于奇偶校验操作以指示译码终止。如此，需要分层LDPC译码器的运行时间奇偶校验具有最小的、固定的退出延时，同时，将任何成本、面积和功率的增加减到最小。
技术实现思路
本专利技术提供了一种系统和方法，以检测分层LDPC译码器的一层或多层的位节点的硬判决何时变化，以及以更新这些层的累加的部分校正子运算。当位节点的硬判决产生时，将该硬判决与它们先前的值进行比较。如果硬判决改变，针对与该改变的硬判决的位节点对应的、在奇偶校验矩阵的一列或多列中具有非零元素的层，对部分校正子运算进行累加和更新。如果位节点的硬判决未改变，不对相应的层的部分校正子运算进行更新。因为称为列重的、LDPC码的列中的非零元素的数量远少于层的总数量，所以改变的硬判决的相应层的校正子累加可产生最低限度的复杂度增加。在一个或多个实施例中，针对与改变的硬判决的位节点相对应的奇偶校验矩阵的列的层，追踪代码字的硬判决的变化，并翻转部分校正子。为了增加译码器吞吐量，可对奇偶校验矩阵进行分区，以并行生成多组硬判决。本专利技术的校正子累加技术可被灵活地平行设置，以适应硬判决的并行生成。该技术还固有地适应奇偶校验单元中代码字的硬判决的不按顺序的处理。因为当位节点的硬判决改变时奇偶校验矩阵的所有相应层的校正子累加被更新，所以在有效代码字的硬判决生成之后，从校正子运算退出的时间可以是固定的。因此，可实现分
层LDPC译码器的运行时间奇偶校验的最小且固定的退出延时，同时实现成本、面积和功率最小限度的增加。根据本专利技术的一个实施例，公开了一种用于对LDPC码进行译码的方法。该方法包括由处理器接收译码的代码字的子矢量。该方法还包括确定接收的子矢量是否与对应的保存版本的子矢量不同。如果接收的子矢量与保存版本不同，该方法还包括将接收的子矢量存储为用于后续处理的保存版本的子矢量。该方法还包括基于该差异，对校验码的层的部分校正子进行更新，上述层在对应于接收的子矢量的码矩阵的列中具有非零元素。该方法还包括对校验节点的所有层的部分校正子进行校验。根据本专利技术的一个实施例，公开了一种对LDPC码进行译码的装置。该装置包括存储LDPC码译码的代码字子矢量的存储单元。该装置还包括存储LDPC码的校验节点的层的部分校正子的部分校正子累加器。该装置还包括控制单元。该控制单元接收代码字的子矢量。该控制单元还确定接收的子矢量是否不同于存储单元中相应的保存版本的子矢量。如果接收的子矢量与保存版本不同，该控制单元还将接收的子矢量存储在存储单元中。该控制单元还基于该差异，对校验码的层的部分校正子进行更新，上述层在码矩阵的对应于接收的子矢量的列中具有非零元素。该装置还包括最终校正子校验，以对部分校验累加器中校验节点的所有层的部分校正子进行校验。附图说明附图与以下实施例的描述一起提供，以更好地理解本专利技术。附图和实施例为本专利技术的示例，并不旨在限制本专利技术的范围。应当理解的是，本领域技术人员可对附图进行修改，以产生其他实施例的附图，这些附图仍落在本专利技术的范围内。图1示出了根据本专利技术的实施例的分层LDPC译码器的框图；图2示出了LDPC码二分图的示例；图3示出了与图2的二分图相对应的4×8H矩阵；图4示出了不规则LDPC奇偶校验矩阵的示例；图5示出了具有根据本专利技术的一个实施例的LDPC译码器的最小退出延时的奇偶校验单元的框图；图6示出了具有根据本专利技术的一个实施例的准循环LDPC(QC-LDPC)译码器的最小退出延时的奇偶校验单元的框图；图7示出了根据本专利技术的一个实施例的校正子累加器的框图，该校正子累加器利用硬判决的子矢量执行QC-LDPC奇偶校验矩阵的循环行列式的矩阵乘法；图8示出了根据本专利技术的一个实施例的校正子累加器的框图，其中循环移位器的数量等于奇偶校验矩阵的列重；图9示出了根据本专利技术的一个实施例的奇偶校验单元的处理的流程图；图10示出了根据本专利技术的一个实施例的用于对多组硬判决进行校正子累加的并行奇偶校验单元的框图；图11示出了根据本专利技术的一个实施例的奇偶校验单元的框图，该奇偶校验单元使用额外的硬判决存储器使校正子校验和译码的数据同步；以及图12示出了根据本专利技术的一个实施例的对奇偶校验单元的校正子累加器控制的处理以使校正子校验与译码数据同步的流程图。具体实施方式以下段落结合附图描述了本专利技术的多个实施例。应当理解的是，这些实施例仅用于说明和描述本专利技术，而不应理解为限制本专利技术的范围。LDPC码的奇偶校验矩阵非常稀疏，这是由于奇偶校验矩本文档来自技高网...

【技术保护点】
一种对低密度奇偶校验码(LDPC码)进行译码的方法，其特征在于，包括：由处理器接收译码的代码字的接收子矢量；确定所述接收子矢量是否与对应的存储子矢量不同；如果所述接收子矢量与所述存储子矢量不同，则将所述接收子矢量存储为所述存储子矢量，并且，基于上述不同，更新校验节点的一个或多个层的部分校正子，其中，所述一个或多个层在对应于所述接收子矢量的编码矩阵的列中具有非零元素；以及校验所述校验节点的所有层的部分校正子。

【技术特征摘要】
2015.05.11 US 14/708,5071.一种对低密度奇偶校验码(LDPC码)进行译码的方法，其特征在于，包括：由处理器接收译码的代码字的接收子矢量；确定所述接收子矢量是否与对应的存储子矢量不同；如果所述接收子矢量与所述存储子矢量不同，则将所述接收子矢量存储为所述存储子矢量，并且，基于上述不同，更新校验节点的一个或多个层的部分校正子，其中，所述一个或多个层在对应于所述接收子矢量的编码矩阵的列中具有非零元素；以及校验所述校验节点的所有层的部分校正子。2.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：如果没有存储子矢量，则将所述接收子矢量存储为所述存储子矢量，并且，更新校验节点的一个或多个层的部分校正子，其中，所述一个或多个层在对应于所述接收子矢量的编码矩阵的列中具有非零元素。3.根据权利要求2所述的方法，其特征在于，所述方法进一步包括：对于所述代码字的多个子矢量，重复所述的接收、确定、存储及更新。4.根据权利要求3所述的方法，其特征在于，所述的校验所述部分校正子进一步包括：验证对于所述代码字的所有子矢量均有存储子矢量；以及当所述校验节点的所有层的部分校正子均为零时，将所有所述存储子矢量输出为有效译码的代码字。5.根据权利要求3所述的方法，其特征在于，所述的校验所述部分校正子进一步包括：验证对于所述代码字的所有子矢量均有存储子矢量；验证在最小时间周期内所有的存储子矢量均没有改变；以及当所述校验节点的所有层的部分校正子均为零时，将所有存储子矢量输出为有效译码的代码字。6.根据权利要求1所述的方法，其特征在于，所述的基于所述接收子矢量与所述存储子矢量之间的不同进行更新包括：检测所述接收子矢量与所述存储子矢量之间的翻转位；以及翻转校验节点的一个或多个层的部分校正子，其中，所述一个或多个层在对应于所述翻转位的编码矩阵的列中具有非零元素，并且其中，所述的存储所述接收子矢量包括存储所述翻转位以更新存储子矢量的对应位。7.根据权利要求6所述的方法，其特征在于，所述的存储所述接收子矢量进一步包括：存储所述存储子矢量，以防止在所述校验节点的所有层的部分校正子的校验完成之前，所述存储子矢量被所述接收子矢量的翻转位重写。8.根据权利要求1所述的方法，其特征在于，所述LDPC码为包括p×p大小的子矩阵循环行列式的准循环LDPC(QC-LDPC)，并且，所述代码字的接收子矢量具有p个硬判决。9.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：由所述处理器并行接收所述译码的代码字的多个接收子矢量；对于所述多个接收子矢量，并行执行所述的确定、存储及更新，以为所述校验节点的一个或多个层中的每一个并行产生多个部分校正子；以及在校验所述校验节点的所有层的部分校正子之前，累加所述校验节点的一个或多个层中的每一个的多个部分校正子。10.一种装置，其特征在于，包括：存储单元，所述存储单元配置为存储低密度奇偶校验码(LDPC码)的译码的代码字的多个存储子矢量；部分校正子累加器，所述部分校正子累加器配置为存储LDPC码的校验节点的多个层的部分校正子；控制单元，所述控制单元配置为：接收所述代码字的接收子矢量；确定所述接收子矢量是否与所述存储单元中的对应存储子矢量不同；以及如果所述接收子矢量与所述存储子矢量不同，则将所述接收子矢量存储在所述存储单元中作为所述存储子矢量，并且，基于上述不同，更新所述部分校正子累加器中的校验节点的一个或多个层的部分校正子，其中，所述一个或多个层在对应于所述接收子矢量的编码矩阵的列中具有非零元素；以及最终校正子校验单元，所述最终校正子校验单元配置为校验所述部分校正子...

【专利技术属性】
技术研发人员：默罕莫德·阿塔尔·哈伊勒，雪莉小玲·方，吉米·蒲，
申请(专利权)人：联芸科技杭州有限公司，
类型：发明
国别省市：浙江;33