突发信号接收电路制造技术

一种突发信号接收电路，接收经由前置放大器输入的突发信号的差动信号，其设置有：差动放大器(4)，其经由电容器(11a、11b)输入差动信号；平均值检测电路(8(8a、8b))，其检测输入到差动放大器(4)的差动输入信号的平均值；以及差动偏移消除电路(5)，其以根据平均值检测电路(8(8a、8b))的输出信号消除差动输入信号的DC电压电平差的方式进行工作。平均值检测电路(8(8a、8b))的平均值检测速度构成为根据有无接收到突发信号而切换，在突发信号的开头部分切换到高速侧，在开头部分以外切换到低速侧。

Burst signal receiving circuit

A burst signal receiving circuit receives the differential signal via the burst signal amplifier input, which is provided with: a differential amplifier (4), via capacitors (11a, 11b) differential input signals; the average value detection circuit (8 (8a, 8b)), the detection of the input to a differential amplifier (4) the average value of the differential input signal; and a differential offset cancellation circuit (5), according to the average value of the detection circuit (8 (8a, 8b)) of the output signal to eliminate the DC voltage level of the differential input signal difference method to carry on the work. The average value of the detection circuit (8 (8a, 8b)) the average detection rate constitute according to whether the received burst signal switching, switching at the beginning of the burst signal to the high speed side, in the beginning of the outside to the low speed side switch.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种突发信号接收电路。
技术介绍
在应用了时分复用方式的1对多的光通信系统中，在从1个以上的子站装置到母站装置的上行方向的信号中，来自各个子站装置的分组成为空开间隔的突发信号。作为接收这样的突发信号的母站装置的结构，一般由如下部分构成：将光信号转换成电信号的光电检测器(Photo Detector：PD)、将PD输出的电流信号转换成电压信号的跨阻放大器(Transimpedance Amplifier：TIA)、将TIA输出放大到可进行数字处理的振幅的限幅放大器(Limiting Amplifier：LIA)以及将LIA输出转换成与系统时钟同步的信号的时钟数据恢复(Clock and Data Recovery：CDR)电路。此处，以往的突发信号接收电路中的信号检测电路为了避免AC过度响应导致的突发接收信号的开头的比特错误产生，将与TIA的连接设为DC耦合(例如，下述专利文献1)、或者进行使用空闲信号来填充无信号区间等的处理以使得即使在AC耦合的情况下也不会产生AC过度响应(例如，下述非专利文献1)。在专利文献1中，对TIA输出电路的单相输出进行2分支，其中一方直接输入LIA，另一方输入平均值检测电路，从该平均值检测电路获得差动信号生成用的平均值电压。此处，在平均值检测电路的输出电压达到差动信号的大致平均值之前，在位于其后级的支持突发模式的LIA中，由于无法再现该差动信号，因此，在突发信号开头产生数据缺损。因此，在专利文献1中，为了解决该课题，采用如下所述的电路结构：根据外部复位信号对虽然在高速下工作但是相同码连续耐力弱的高速时间常数的平均值检测电路和虽然在低速下工作但是相同码连续耐力强的低速时间常数的平均值检测电路进行切换，由此，使突发信号开头中的数据缺损量最小。此外，在非专利文献1中，为了避免无信号区间上的DC电压漂移，在无信号区间对与接收信号相同速度且低频截止频率高的信号(例如PRBS(Pseudo Random Binary Sequence)7信号)进行外推。由此，AC耦合后的DC电压总是与突发信号接收时相同，因此，即使在电容大的电容器(例如0.1uF)上进行AC耦合也不会发生DC电压漂移，能够缩短突发信号开头的前序长度(preamble length)。现有专利文献专利文献专利文献1：日本特开2008-312216号公报非专利文献非专利文献1：T.Myouraku，S.Takahashi，and A.Tajima，“AC-coupled Reset-less10Gbps Burst-mode 3R Receiver Using an Internal Scrambling Scheme，”in Proc.OFC/NFOEC 2011，NTuD3，Los Angeles，USA，March 2011.
技术实现思路
专利技术要解决的课题首先，在将TIA与LIA之间或者LIA与CDR电路之间(以下，称为“输入输出电路间”)的连接设为DC耦合的情况下，虽然需要在输入输出电路间调节电压电平，但是，特别是对CDR电路以后的数字信号进行处理的电路存在随着近年的CMOS微细化技术的进展而处于降低电源电压的趋势，另一方面，由于要求高速且高增益且低噪声，因此，LIA以前的接收电路的电源电压的停止降低，电路间的电源电压产生不匹配。由此，在近些年的趋势中，产生了在物理上难以进行DC耦合的情况。在专利文献1中，如上所述，特征在于：对TIA输出电路的单相输出进行2分支，其中一方直接输入LIA，另一方输入平均值检测电路，从平均值检测电路获得差动信号生成用的平均值电压。但是，根据专利文献1的说明书的记载可知，产生了如下问题：设想的信号速度是1.25Gbps左右，针对10Gbps以上的高速信号，输入输出电路间的阻抗匹配和对于噪声的耐力降低，因此，在高速信号中很难使用。此外，在非专利文献1中，虽然进行用空闲信号填充无信号区间的处理来对LIA和CDR电路之间进行AC耦合，但是为了进行该处理，需要在AC耦合前进行使主信号与空闲信号匹配的处理。但是，在突发信号接收电路中，LIA以前的部分安装到收发器的壳体内，与此相对，CDR电路以后的部分一般是形成为与媒体/访问/控制(Media Access Control：MAC)处理部一起进行一体化后的LSI，一般来说，与收发器之间的接口也进行标准化。由此，会产生收发器从外部接收非一般的空闲信号而必需与主信号匹配的问题。本专利技术是鉴于上述问题而完成的，本专利技术的目的在于提供一种突发信号接收电路，该突发信号接收电路即使在不能对输入输出电路间进行DC耦合而需要AC耦合的情况下，也能够消除突发信号开头的数据缺损或者能够使突发信号开头的数据缺损极小。解决问题的手段为了解决上述课题并达成目的，本专利技术是接收经由前置放大器输入的突发信号的差动信号的突发信号接收电路，其特征在于，所述突发信号接收电路具有：差动放大器，其经由电容器输入所述差动信号；平均值检测电路，其检测输入到所述差动放大器的差动输入信号的平均值；以及差动偏移消除电路，其以根据所述平均值检测电路的输出信号消除所述差动输入信号的DC电压电平差的方式进行工作，所述平均值检测电路的平均值检测速度构成为根据有无突发信号接收而切换，在所述突发信号的开头部分切换到高速侧，在该开头部分以外切换到低速侧。专利技术效果根据该专利技术，能够起到如下效果：即使在不能对输入输出电路间进行DC耦合而需要AC耦合的情况下，也能够消除突发信号开头的数据缺损或者使突发信号开头的数据缺损极小。附图说明图1是示出包含实施方式1的突发信号接收电路的突发信号接收器的一个结构例的图。图2是示出实施方式1的突发信号接收电路的一个结构例的图。图3是示出实施方式1的平均值检测电路的一个结构例的图。图4是用于对实施方式1的突发信号接收电路的动作进行说明的主要部件波形的概略的图。图5是示出实施方式2的平均值检测电路的一个结构例的图。图6是示出实施方式3的平均值检测电路的一个结构例的图。具体实施方式以下，参照附图对本专利技术的实施方式的突发信号接收电路进行说明。另外，本专利技术不限于以下所示的实施方式。实施方式1.图1是示出包含实施方式1的突发信号接收电路的突发信号接收器的一个结构例的图。如图1所示，实施方式1的突发信号接收电路3是这样的电路：前置放大器2(图1中例示TIA)将流过PD1的电流信号转换成电压信号，检测该电压信号中包含的信号成分，作为输出信号传递到后级的电路。图2是示出实施方式1的突发信号接收电路的一个结构例的图。如图2所示，实施方式1的突发信号接收电路3构成为具有：差动放大器4，其经由进行AC耦合的电容器11a、11b输入来自差动信号输入端15a、15b的差动输入信号；正相输入用平均值检测电路8a和反相输入用平均值检测电路8b，它们用于检测差动输入信号的平均值；以及差动偏移消除电路5，其根据正相输入用平均值检测电路8a和反相输入用平均值检测电路8b各自的输出信号，消除差动输入信号的DC电压电平差。差动放大器4构成为具有：输入终端电阻21和22、初级差动对晶体管31和32、初级差动对负载电阻41和42、以及初级差动对电流源45。差动偏移消除电路5构成为具有偏移消除用差动对61和本文档来自技高网...

【技术保护点】
一种突发信号接收电路，其接收经由前置放大器输入的突发信号的差动信号，其特征在于，所述突发信号接收电路具有：差动放大器，其经由电容器输入所述差动信号；平均值检测电路，其检测输入到所述差动放大器的差动输入信号的平均值；以及差动偏移消除电路，其以根据所述平均值检测电路的输出信号消除所述差动输入信号的DC电压电平差的方式进行工作，所述平均值检测电路的平均值检测速度构成为根据有无接收到突发信号而切换，在所述突发信号的开头部分切换到高速侧，在该开头部分以外切换到低速侧。

【技术特征摘要】
【国外来华专利技术】1.一种突发信号接收电路，其接收经由前置放大器输入的突发信号的差动信号，其特征在于，所述突发信号接收电路具有：差动放大器，其经由电容器输入所述差动信号；平均值检测电路，其检测输入到所述差动放大器的差动输入信号的平均值；以及差动偏移消除电路，其以根据所述平均值检测电路的输出信号消除所述差动输入信号的DC电压电平差的方式进行工作，所述平均值检测电路的平均值检测速度构成为根据有无接收到突发信号而切换，在所述突发信号的开头部分切换到高速侧，在该开头部分以外切换到低速侧。2.根据权利要求1所述的突发信号接收电路，其特征在于，所述差动偏移消除电路是负载电...

【专利技术属性】
技术研发人员：吉间聪，野田雅树，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP