一种混合锁相环制造技术

本发明专利技术提出一种混合锁相环及锁相环频率锁定方法，包括时钟产生器、鉴频鉴相器、模拟比较器、压控振荡器、分频器、模/数转换器、微控制器、数/模转换器及环路滤波电路、固定增益放大器及电平调理电路、程控增益放大电路，该混合锁相环结构及频率锁定方法结合了全数字式锁相环和模拟锁相环的部分优点，使得本发明专利技术专利解决了锁相环的失锁问题，该结构的锁相环使得压控振荡器(VCO)处于任何工作频率条件下锁相环均可以进入锁定状态。基于该结构的锁相环结构简单，易于实现。

Mixed phase locked loop and phase-locked loop frequency locking method

The invention provides a method for locking mixed phase locked loop and phase-locked loop frequency, including clock generator, PFD, analog comparator, voltage controlled oscillator, frequency divider, analog-to-digital converter, microcontroller, DAC and loop filter circuit, fixed gain amplifier and voltage conditioning circuit, programmable gain amplifier circuit and the Hybrid PLL structure and frequency locking method combines some of the advantages of digital PLL and analog PLL, the invention solves the problem of loss of lock phase locked loop PLL, the structure makes the ring voltage controlled oscillator (VCO) in PLL frequency under the condition of any work can be locked. The phase-locked loop based on this structure is simple and easy to implement.

【技术实现步骤摘要】

本专利技术涉及锁相环
，具体涉及混合锁相环及锁相环频率锁定方法。
技术介绍
锁相环(PLL)技术应用于很多领域，例如在仪器仪表领域实现频率合成的功能。锁相环的实现通常分为全数字式锁相环(ADPLLs)和模拟锁相环两种方式。全数字式锁相环包括时间数字转换器(TDC)、数控振荡器(DCO)、数字环路滤波器(DLF)等组成。全数字式锁相环将两个边沿的时间差转换为数字信号用来控制数控振荡器(DCO)，全数字式锁相环易于受到数字时钟抖动的影响。模拟锁相环由压控振荡器、小数分频器、环路滤波器器、电荷泵等组成。模拟锁相环相比数字锁相环更易于调试但是易受模拟器件非理想特性、电源、环境温度变化的影响。
技术实现思路
为此，本专利技术结合了全数字式锁相环和模拟锁相环的部分优点，提出一种混合锁相环结构，并提出一种锁相环频率锁定方法，该混合锁相环结构及频率锁定方法的使用使得本专利技术专利解决了锁相环的失锁问题，该结构的锁相环使得压控振荡器(VCO)处于任何工作频率条件下锁相环均可以进入锁定状态。基于该结构的锁相环结构简单，易于实现，具体方案如下：混合锁相环，包括时钟产生器、鉴频鉴相器、模拟比较器、压控振荡器、分频器、模/数转换器、微控制器、数/模转换器、固定增益放大器及电平调理电路、程控增益放大电路，所述的时钟产生器产生参考时钟信号，将参考时钟信号输入至所述的鉴频鉴相器；所述的鉴频鉴相器耦接于所述的时钟产生器和所述的分频器，以接收时钟产生器输出的参考时钟信号及分频器输出的反馈信号，检测参考时钟信号和反馈信号的频差和相差，并输出频率大小指示信号；所述的模拟比较器耦接于所述的鉴频鉴相器，接收所述的鉴频鉴相器输出的频率大小指示信号并进行滤波和比较，并产生频率控制电压信号；所述的模/数转换器耦接于所述的模拟比较器，接收模拟比较器输出的的频率控制电压信号并将频率控制电压信号转换为数字信号；所述的微控制器耦接于所述的模/数转换器，接收所述的模/数转换器输出的数字信号，向所述的数/模转换器和所述的程控增益放大电路发送控制数据，向所述的分频器发送分频控制指令；所述的数/模转换器耦接于所述的微控制器，将微控制器输出的控制指令转换成控制电压；所述的压控振荡器耦接于所述的数/模转换器，根据所述的数/模转换器产生的控制电压产生振荡电压，在振荡电压升高时加快输出射频信号的振荡频率，在振荡电压降低时减慢输出射频信号的振荡频率；所述的程控增益放大电路耦接于所述的压控振荡器及所述的微控制器，接收所述的压控振荡器输出射频信号并进行信号放大，接收所述的微控制器的控制信号，所述的程控增益放大电路输出锁相信号；所述的固定增益放大器及电平调理电路耦接于所述的压控振荡器接收压控振荡器输出的射频信号并输出与输入时钟信号频率近似相同的射频信号；所述的分频器耦接于所述的固定增益放大器及电平调理电路和所述的微控制器，对固定增益放大器及电平调理电路发送的射频信号分频以产生反馈信号，接收所述的微控制器发送的分频控制指令，并将反馈信号发送至鉴频鉴相器。其中，所述的时钟信号为方波信号、正弦波信号中的任意一种。进一步的，还包括耦接于所述数/模转换器的环路滤波电路，以对数/模转换器输出的控制电压进行滤波。进一步的，所述的数/模转换器与所述的环路滤波电路包括：数/模转换器、第一电阻、第一电容以及第一固定增益放大器，所述的第一电阻耦接于所述的数/模转换器与所述的第一固定增益放大器之间，所述的第一电容一端耦接于所述的第一电阻与所述的第一固定增益放大器之间，另一端接地。任选的，所述的分频器为现场可编程门阵列、微处理器、专用分频芯片中的任意一种。锁相环频率锁定方法，所述的频率锁定方法为基于上述的混合锁相环的频率锁定方法，包括以下步骤：S1、创建所述混合锁相环的频率锁定过程的数学模型：y(x)＝x-f,x∈(f1,f2)其中f是工作过程中所述混合锁相环的程控增益放大电路输出的锁相信号的锁定频率，f为随机变量，x的取值范围为压控振荡器的频率输出范围，f1和f2分别对应于压控振荡器的输出射频信号的振荡频率上限和输出射频信号的振荡频率下限；S2、计算压控振荡器的输出射频信号的振荡频率范围区间中点值设置可接受的近似相对误差εa；S3、计算y(f1)y(fr)的大小，并进行判断：若y(f1)y(fr)＜0,取f2＝fr，若y(f1)y(fr)＞0,取f1＝fr；S4、更新fr，并进行算法终止判断，如果则令fr＝frnew并返回S3，如果则锁定x＝frnew≈f。与现有技术相比，本专利技术优点如下：基于模/数转换器(ADC)和数/模转换器(DAC)的锁相环结构，该结构的使用使得本专利技术解决了锁相环的失锁问题，该结构的锁相环使得VCO处于任何工作频率条件下锁相环均可以进入锁定状态，基于二分法的频率锁定方法，该方法快速而准确的对锁相环频率进行锁定。附图说明图1为本专利技术一实施例的电路原理框图；图2为本专利技术一实施例中鉴频鉴相器2的原理示意图；图3为本专利技术一实施例中模拟比较器3的原理示意图；图4为本专利技术一实施例中ADC电路4的原理示意图；图5为本专利技术一实施例中微控制器5原理示意图；图6为本专利技术一实施例中DAC及环路滤波电路6的原理示意图；图7为固定增益放大器及电平调理电路9的原理示意图；图8为程控增益放大电路10的原理示意图。具体实施方式为进一步说明各实施例，本专利技术提供有附图。这些附图为本专利技术揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本专利技术的优点。现结合附图和具体实施方式对本专利技术进一步说明图1为本专利技术实施例的电路原理框图，显示了本专利技术专利的各个组成部分以及信号流向。本专利技术实施例由：输入参考时钟1、鉴频鉴相器PFD2、模拟比较器3、ADC4、微控制器5、DAC及环路滤波电路6、压控振荡器VCO7、FPGA分频器8、固定增益放大器及电平调理电路9、及程控增益放大电路10组成。压控振荡器VCO7输出的射频信号VCO_OUT经过固定增益放大器及电平调理电路9后输出一个同频率的差分方波信号ECL_OUT。该差分方波信号通过FPGA分频器8进行N分频产生分频输出DIV_OUT。分频输出DIV_OUT和输入参考时钟1输出的10MHz参考信号REF共同输入鉴频鉴相器PFD2中，鉴频鉴相器PFD2输出频率大小指示信号UP和DN。模拟比较器3对接收到的UP和DN进行滤波和比较并产生频率控制电压信号Com_out。ADC4模块对频率控制电压信号Com_out进行数字化并将转换结果送入微控制器5中。微控制器5用于从ADC4模块接收转换数据并向DAC及环路滤波电路6、FPGA分频器8及程控增益放大电路10发出控制指令和数据。微控制器5根据ADC4模块输入的采集数据向DAC及环路滤波电路6和程控增益放大电路10发送控制数据，微控制器5也用于向FPGA分频器8发送分频控制指令。DAC及环路滤波电路6将微控制器5输出的控制指令转换成控制电压，该控制电压用于调节压控振荡器VCO7使得压控振荡器VCO7的输出VCO_OUT不断调整最终使得FPGA分频器8的输出DIV_OUT和参考时钟1的输出频率REF近似相同。程控本文档来自技高网...

【技术保护点】
混合锁相环，包括时钟产生器、鉴频鉴相器、模拟比较器、压控振荡器、分频器，其特征在于：还包括模/数转换器、微控制器、数/模转换器、固定增益放大器及电平调理电路、程控增益放大电路，所述的时钟产生器产生参考时钟信号，将参考时钟信号输入至所述的鉴频鉴相器；所述的鉴频鉴相器耦接于所述的时钟产生器和所述的分频器，以接收时钟产生器输出的参考时钟信号及分频器输出的反馈信号，检测参考时钟信号和反馈信号的频差和相差，并输出频率大小指示信号；所述的模拟比较器耦接于所述的鉴频鉴相器，接收所述的鉴频鉴相器输出的频率大小指示信号并进行滤波和比较，并产生频率控制电压信号；所述的模/数转换器耦接于所述的模拟比较器，接收模拟比较器输出的的频率控制电压信号并将频率控制电压信号转换为数字信号；所述的微控制器耦接于所述的模/数转换器，接收所述的模/数转换器输出的数字信号，向所述的数/模转换器和所述的程控增益放大电路发送控制数据，向所述的分频器发送分频控制指令；所述的数/模转换器耦接于所述的微控制器，将微控制器输出的控制指令转换成控制电压；所述的压控振荡器耦接于所述的数/模转换器，根据所述的数/模转换器产生的控制电压产生振荡电压，在振荡电压升高时加快输出射频信号的振荡频率，在振荡电压降低时减慢输出射频信号的振荡频率；所述的程控增益放大电路耦接于所述的压控振荡器及所述的微控制器，接收所述的压控振荡器输出射频信号并进行信号放大，接收所述的微控制器的控制信号，所述的程控增益放大电路输出锁相信号；所述的固定增益放大器及电平调理电路耦接于所述的压控振荡器接收压控振荡器输出的射频信号并输出与输入时钟信号频率近似相同的射频信号；所述的分频器耦接于所述的固定增益放大器及电平调理电路和所述的微控制器，对固定增益放大器及电平调理电路发送的射频信号分频以产生反馈信号，接收所述的微控制器发送的分频控制指令，并将反馈信号发送至鉴频鉴相器。...

【技术特征摘要】
1.混合锁相环，包括时钟产生器、鉴频鉴相器、模拟比较器、压控振荡器、分频器，其特征在于：还包括模/数转换器、微控制器、数/模转换器、固定增益放大器及电平调理电路、程控增益放大电路，所述的时钟产生器产生参考时钟信号，将参考时钟信号输入至所述的鉴频鉴相器；所述的鉴频鉴相器耦接于所述的时钟产生器和所述的分频器，以接收时钟产生器输出的参考时钟信号及分频器输出的反馈信号，检测参考时钟信号和反馈信号的频差和相差，并输出频率大小指示信号；所述的模拟比较器耦接于所述的鉴频鉴相器，接收所述的鉴频鉴相器输出的频率大小指示信号并进行滤波和比较，并产生频率控制电压信号；所述的模/数转换器耦接于所述的模拟比较器，接收模拟比较器输出的的频率控制电压信号并将频率控制电压信号转换为数字信号；所述的微控制器耦接于所述的模/数转换器，接收所述的模/数转换器输出的数字信号，向所述的数/模转换器和所述的程控增益放大电路发送控制数据，向所述的分频器发送分频控制指令；所述的数/模转换器耦接于所述的微控制器，将微控制器输出的控制指令转换成控制电压；所述的压控振荡器耦接于所述的数/模转换器，根据所述的数/模转换器产生的控制电压产生振荡电压，在振荡电压升高时加快输出射频信号的振荡频率，在振荡电压降低时减慢输出射频信号的振荡频率；所述的程控增益放大电路耦接于所述的压控振荡器及所述的微控制器，接收所述的压控振荡器输出射频信号并进行信号放大，接收所述的微控制器的控制信号，所述的程控增益放大电路输出锁相信号；所述的固定增益放大器及电平调理电路耦接于所述的压控振荡器接收压控振荡器输出的射频信号并输出与输入时钟信号频率近似相同的射频信号；所述的分频器耦接于所述的固定增益放大器及电平调理电路和所述的微控制器，对固定增益放大器及电平调理...

【专利技术属性】
技术研发人员：白旭，胡辉，付劲松，张超，
申请(专利权)人：北华航天工业学院，
类型：发明
国别省市：河北;13