电路和封装式电子设备制造技术

本实用新型专利技术涉及电路和封装式电子设备。本实用新型专利技术提供一种电路，所述电路包括第一HEMT，所述第一HEMT包括漏极、源极、栅极和管芯基板；第一晶体管，所述第一晶体管包括漏极、源极和栅极；第二HEMT，所述第二HEMT包括漏极、源极、栅极和管芯基板；以及第二晶体管，所述第二晶体管包括漏极、源极和栅极，其中所述第一HEMT的所述源极耦接到所述第一晶体管的所述漏极；所述第一晶体管的所述源极耦接到所述第二HEMT的所述漏极、输出端子和所述第一HEMT的所述管芯基板；所述第二HEMT的所述源极耦接到所述第二晶体管的所述漏极；以及所述第二晶体管的所述源极耦接到所述第二HEMT的所述管芯基板。

Circuit and packaged electronic device

The utility model relates to a circuit and a packaged electronic device. The utility model provides a circuit, the circuit comprises a first HEMT, the first HEMT includes a drain, source, gate and chip substrate; a first transistor, the first transistor includes a drain, source and gate; second HEMT, the second HEMT includes a drain, source, gate and the tube core substrate; and a second transistor, the second transistor including a drain electrode and a source electrode and a gate electrode, wherein the source of the first HEMT is coupled to the first transistor and the drain; the source of the first transistor is coupled to the second HEMT of the drain, the output terminal and the first HEMT of the tube core substrate; the source of the second HEMT are coupled to the second transistor, the drain; and the source of the second transistor is coupled to the second HEMT of the tube core substrate.

【技术实现步骤摘要】

本公开涉及电路和电子封装，并且更具体地讲，涉及半桥高电子迁移率晶体管电路和包括半桥高电子迁移率晶体管电路的电子封装。
技术介绍
高电子迁移率晶体管(HEMT)，特别是GaN晶体管，能够在相对高温下携载大量的电流。功率HEMT可用在半桥电路中，并且一种具体构造包括电连接到低侧功率HEMT的高侧功率HEMT。由于电路受到功率HEMT的栅极控制，因此，此类电路可具有受限的开关速度。需要进一步改善包括HEMT的半桥电路。
技术实现思路
根据本技术的一个方面，提供了一种电路，该电路包括第一HEMT、第一晶体管、第二HEMT、和第二晶体管，第一HEMT包括漏极、源极、栅极和管芯基板，第一晶体管包括漏极、源极和栅极，第二HEMT包括漏极、源极、栅极和管芯基板，第二晶体管包括漏极、源极和栅极，其中第一HEMT的源极耦接到第一晶体管的漏极；第一晶体管的源极耦接到第二HEMT的漏极、输出端子以及第一HEMT的管芯基板；第二HEMT的源极耦接到第二晶体管的漏极；并且第二晶体管的源极耦接到第二HEMT的管芯基板。在一个实施例中，第一晶体管的栅极耦接到高侧栅极端子，并且第二晶体管的栅极耦接到低侧栅极端子。在另一个实施例中，第一HEMT的漏极耦接到高侧电压源端子，并且第二晶体管的源极耦接到低侧电压源端子。在又一个实施例中，第一HEMT的栅极耦接到第一晶体管的源极，并且第二HEMT的栅极耦接到第二晶体管的源极。根据本技术的一个方面，提供了一种封装式电子设备，该封装式电子设备包括封装基板、第一HTMT管芯、和第二HEMT管芯，封装基板具有顶部、底部和侧围，第一HTMT管芯位于封装基板的上方并且具有漏极接合焊盘和源极接合焊盘，第二HEMT管芯位于封装基板的上方并且具有漏极接合焊盘和源极接合焊盘，其中相对于第一HEMT的源极接合焊盘，封装基板的侧围更靠近第一HEMT的漏极接合焊盘；并且相对于第二HEMT的漏极接合焊盘，封装基板的侧围更靠近第二HEMT的源极接合焊盘。在一个实施例中，封装式电子设备还包括位于封装基板上方的第一晶体管管芯以及位于封装基板上方的第二晶体管管芯，其中第一晶体管的漏极耦接到第一HEMT的源极，第二HEMT的源极耦接到第二晶体管的漏极。在另一个实施例中，其中在封装式电子设备内，第一晶体管管芯的源极接合焊盘电连接到封装基板的第一输出引线；并且第二HEMT的漏极接合焊盘电连接到封装基板的第二输出引线，其中第二输出引线与第一输出引线间隔开。根据本技术的又一个方面，提供了一种封装式电子设备，该封装式电子设备包括封装基板和半桥电路，该封装基板具有顶部、底部和侧围，其中封装基板包括沿着侧围的漏极引线、沿着底部的接地引线和沿着底部的输出引线，该半桥电路包括第一HEMT管芯、第一晶体管管芯、第二HEMT管芯和第二晶体管管芯，第一HEMT管芯位于封装基板的上方并且具有漏极接合焊盘和源极接合焊盘，第一晶体管管芯位于封装基板的上方并且具有漏极接合焊盘和源极接合焊盘，第二HEMT管芯位于封装基板的上方并且具有漏极接合焊盘和源极接合焊盘，第二晶体管管芯位于封装基板的上方并且具有漏极接合焊盘和源极接合焊盘，其中第一HEMT的漏极接合焊盘电连接到封装基板的漏极引线；第一晶体管的源极接合焊盘和第二HEMT的漏极接合焊盘电连接到封装基板的输出引线；并且第二晶体管的源极电连接到封装基板的接地引线。在一个实施例中，封装基板包括第一开氏引线和第二开氏引线，第一晶体管的源极连接到封装基板的输出引线以及独立连接到第一开氏引线，并且第二晶体管的源极连接到封装基板的接地引线以及独立连接到第二开氏引线。在另一个实施例中，第一晶体管管芯安装在封装基板的第一导电区的上方；第二晶体管管芯安装在封装基板的第二导电区的上方；并且封装基板的第一区和第二区中的每一者均未电连接到封装基板的外部引线。附图说明在附图中以举例说明的方式示出实施例，但实施例并非限于附图。图1示出了半桥电路的示意图，该半桥电路包括功率HEMT和开关晶体管。图2示出了用于图1的电路的封装基板的俯视图的图解。图3示出了根据一个实施例的部分完成的封装式电子设备的俯视图的图解，该封装式电子设备使用图2的封装基板并且包括图1的电路。图4示出了根据另一个实施例的部分完成的封装式电子设备的俯视图的图解，该封装式电子设备使用图2的封装基板并且包括图1的电路。图5示出了在完成图4的部分完成设备的组装操作之后得到的基本上完成的封装式电子设备的仰视图的图解。图6示出了用于图1的电路的封装基板的俯视图的图解。图7示出了根据一个实施例的部分完成的封装式电子设备的俯视图的图解，该封装式电子设备使用图6的封装基板并且包括图1的电路。图8示出了在完成图7的部分完成设备的组装操作之后得到的基本上完成的封装式电子设备的仰视图的图解。图9示出了根据另一个实施例的部分完成的封装式电子设备的俯视图的图解，该封装式电子设备使用另一个封装基板并且包括图1的电路。图10示出了根据另一个实施例的部分完成的封装式电子设备的俯视图的图解，该封装式电子设备使用其他的封装基板并且包括图1的电路。图11示出了根据一个实施例的电路的示意图，该电路包括多个半桥电路。图12示出了图1的半桥电路的示意图，该半桥电路还包括耦接在输出端子与电源端子之间的二极管。图13示出了图1的半桥电路的示意图，该半桥电路还包括在半桥电路内的每个共源共栅电路上耦接的背对背二极管。技术人员认识到附图中的要素为了简明起见而示出，而未必按比例绘制。例如，附图中一些要素的尺寸可以相对于其他要素放大，以有助于理解该技术的实施例。具体实施方式提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导的具体实现方式和实施例。提供该着重点以帮助描述所述教导，而不应被解释为对所述教导的范围或适用性的限制。然而，基于如本申请中所公开的教导，可以采用其他实施例。术语“化合物半导体”旨在表示包括至少两种不同元素的半导体材料。示例包括SiC、SiGe、GaN、InP、AlvGa(1-v)N、CdTe等等。III-V族半导体材料旨在表示包含至少一种三价金属元素和至少一种第15族元素的半导体材料。III-N族半导体材料旨在表示包含至少一种三价金属元素和氮的半导体材料。第13族到第15族半导体材料旨在表示包含至少一种第13族元素和至少一种第15族元素的半导体材料。术语“载体杂质”旨在表示(1)受体，当与化合物内所有阳离子的至少90％相比该化合物内的杂质具有不同价态时；或者(2)供体，当与化合物内所有阴离子的至少90％相比该化合物内的杂质具有不同价态时。例如，对于GaN而言，C、Mg和Si为受体，因为它们可捕获电子。如本文所用，对于GaN而言，Al不是载体杂质，因为Al和Ga具有3+价。载体杂质可有意地添加，或可作为天然存在的杂质存在，或者因形成包含杂质的层而存在。受体和供体是相反载体类型的载体杂质。尽管本文中可将层或区域描述为供体杂质类型或受体杂质类型，但技术人员应理解，杂质类型可以相反，也可以依据本具体实施方式。除非明确指出情况相反，否则当涉及层、膜或区域时，术语“载体杂质浓度”或“载体杂质的浓度”旨在表示用于此类层、膜或区域的平均浓度。为清楚起见，附图中设备结构的某些区域本文档来自技高网...

【技术保护点】
一种电路，其特征在于，所述电路包括：第一HEMT，所述第一HEMT包括漏极、源极、栅极和管芯基板；第一晶体管，所述第一晶体管包括漏极、源极和栅极；第二HEMT，所述第二HEMT包括漏极、源极、栅极和管芯基板；以及第二晶体管，所述第二晶体管包括漏极、源极和栅极，其中：所述第一HEMT的所述源极耦接到所述第一晶体管的所述漏极；所述第一晶体管的所述源极耦接到所述第二HEMT的所述漏极、输出端子和所述第一HEMT的所述管芯基板；所述第二HEMT的所述源极耦接到所述第二晶体管的所述漏极；以及所述第二晶体管的所述源极耦接到所述第二HEMT的所述管芯基板。

【技术特征摘要】
2015.04.30 US 62/154,705;2015.04.30 US 62/154,775;1.一种电路，其特征在于，所述电路包括：第一HEMT，所述第一HEMT包括漏极、源极、栅极和管芯基板；第一晶体管，所述第一晶体管包括漏极、源极和栅极；第二HEMT，所述第二HEMT包括漏极、源极、栅极和管芯基板；以及第二晶体管，所述第二晶体管包括漏极、源极和栅极，其中：所述第一HEMT的所述源极耦接到所述第一晶体管的所述漏极；所述第一晶体管的所述源极耦接到所述第二HEMT的所述漏极、输出端子和所述第一HEMT的所述管芯基板；所述第二HEMT的所述源极耦接到所述第二晶体管的所述漏极；以及所述第二晶体管的所述源极耦接到所述第二HEMT的所述管芯基板。2.根据权利要求1所述的电路，其特征在于，所述第一晶体管的所述栅极耦接到高侧栅极端子，所述第二晶体管的所述栅极耦接到低侧栅极端子。3.根据权利要求1所述的电路，其特征在于，所述第一HEMT的所述漏极耦接到高侧电压源端子，所述第二晶体管的所述源极耦接到低侧电压源端子。4.根据权利要求1所述的电路，其特征在于，所述第一HEMT的所述栅极耦接到所述第一晶体管的所述源极，所述第二HEMT的所述栅极耦接到所述第二晶体管的所述源极。5.一种封装式电子设备，其特征在于，所述封装式电子设备包括：封装基板，所述封装基板具有顶部、底部和侧围；第一HEMT管芯，所述第一HEMT管芯位于所述封装基板上方并且具有漏极接合焊盘和源极接合焊盘；以及第二HEMT管芯，所述第二HEMT管芯位于所述封装基板上方并且具有漏极接合焊盘和源极接合焊盘，其中：与所述第一HEMT的所述源极接合焊盘相比，所述封装基板的所述侧围更靠近所述第一HEMT的所述漏极接合焊盘；并且与所述第二HEMT的所述漏极接合焊盘相比，所述封装基板的所述侧围更靠近所述第二HEMT的所述源极接合焊盘。6.根据权利要求5所述的封装式电子设备，其特征在于，还包括：第一晶体管管芯，所述第一晶体管管芯位于所述封装基板上方，其中所述第一晶体管的所述漏极耦接到所述第...

【专利技术属性】
技术研发人员：B·帕德玛纳伯翰，P·文卡特拉曼，P·莫恩斯，M·马德霍尔卡，J·福尔顿，P·塞拉亚，S·史特杰曼，刘春利，J·麦克唐纳，A·尤恩戈，A·萨利赫，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国;US