一种相变存储器读出电路及读出方法技术

本发明专利技术提供一种相变存储器读出电路及读出方法，包括：读参考电压生成电路，产生一个可以快速区分读晶态电阻电流和读非晶态电阻电流的读参考电流，并将电流信号转化为电压信号；以及，将读参考电压还原为读参考电流后与相变存储单元中读出的电流相比较的灵敏放大器。本发明专利技术同时获取读电流及读参考电流，读参考电流的瞬态值处于读晶态电阻电流和读非晶态电阻电流之间。本发明专利技术在读参考电流中引入对位线寄生参数和读传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且信号传递速度快、适用范围广、寄生参数匹配方法简单。

Phase change memory readout circuit and readout method

The present invention provides a phase change memory readout circuit and reading method, including reading reference voltage generating circuit generates a reference current can quickly distinguish between read read and read the amorphous crystalline resistive current and resistive current, current signal into a voltage signal; and, the read reference voltage for reading and reference current reduction phase change storage unit readout current comparison sensitive amplifier. At the same time, the invention can obtain the read current and the reading reference current, and the transient value of the reading reference current is between the read crystal resistance current and the reading amorphous resistance current. The present invention in reading match into the bit line parasitic and read transmission gate parasitic current reference in the introduction, the current mirror parasitic parameters in reading current, eliminating the false reading phenomenon, reduce the readout time; and the signal transmission speed, wide application range, parasitic parameter matching method is simple.

【技术实现步骤摘要】

本专利技术涉及集成电路
，特别是涉及一种相变存储器读出电路及读出方法。
技术介绍
在集成电路制造领域，随着工艺节点不断缩小，传统的电荷类存储器受到越来越大的限制。各种各样的新型存储器和新型结构被专利技术出来以突破原有的极限：MLC NAND，MLCNOR，TLC NAND，MRAM，RRAM，FeRAM，3D-Xpoint，3D-NAND等。传统和新型的存储器读延时各有不同：作为内存的SRAM，DRAM读取时间在10ns以内，NAND Flash在50us左右，3D-NAND在500us左右，硬盘则在10ms左右。若能进一步挖掘存储器的读取时间，将大幅提高它的竞争力。相变存储器(Phase Change Memory，PCM)是基于Ovshinsky在20世纪60年代末提出的奥弗辛斯基电子效应的存储器，其工作原理是利用加工到纳米尺寸的相变材料在晶态与非晶态时不同的电阻状态来实现数据的存储。相变存储器作为一种新型存储器，由于其读写速度快、可擦写耐久性高、保持信息时间长、存储密度大、读写功耗低以及非挥发等特性，被业界认为是最有发展潜力的下一代存储器之一。相变存储器以硫系化合物材料为存储介质，利用电脉冲或光脉冲产生的焦耳热使相变存储材料在非晶态(材料呈高阻状态)与晶态(材料呈低阻状态)之间发生可逆相变而实现数据的写入和擦除，数据的读出则通过测量电阻的大小来实现。相变存储器的读出电路有两种模式：读电流模式，通过钳位电路给相变存储单元施加一定电压，读取流过相变存储单元的相应电流；读电压模式，向相变存储单元输入一定电流，测量相变存储单元两端的电压。这两种读出模式都会受到一些限制。一是读破坏现象的限制。在读出过程中，当有电流流过相变存储单元时，相变存储单元会产生焦耳热。焦耳热的功率大于相变存储单元的散热效率时，这种热效应就会影响甚至改变相变存储单元的基本状态；当相变存储单元两端电压差超过某阈值时，相变材料内部载流子会发生击穿效应，载流子突然增加，从而表现出低阻的特性，而此时相变材料本身并没有发生相变。上述读破坏现象要求在读出过程中位线电压必须足够低，从而限制了高阻态和低阻态位线电压的差值，进而限制了相变存储器的读出速度，降低了读出数据的可靠性。二是寄生效应的限制。寄生参数主要有三种：位线寄生参数、读传输门寄生参数、灵敏放大器中电流镜的寄生参数。位线寄生参数与位线长度相关，位线长度是指每条位线上的存储单元个数，在存储器设计中，位线长度一般为512或1024，位线长度越大，芯片更有可能实现更大的存储容量；但同时，位线上大量的寄生电容和寄生电阻会增加存储器的读出时间，主要寄生器件有金属连线上的寄生电阻和寄生电容，选通管寄生电阻和寄生电容。读传输门寄生参数与多少根位线共用一个灵敏放大器有关，主要寄生器件有传输门寄生电容和寄生电阻。灵敏放大器中电流镜的寄生参数与阵列中灵敏放大器的数量有关，灵敏放大器是采用电流镜镜像参考电流，而电流镜在瞬态时，镜像的支路越多，启动时间越慢，存储器中，往往需要多个灵敏放大器，这就意味这每个灵敏放大器中，读电流的镜像管和参考电流的镜像管个数是不匹配的，这会导致两边电流镜电流变化趋势不一致。如图1所示，相变存储器进行读取操作时，灵敏放大器需要先对位线、传输门和灵敏放大器中的寄生电容充电，之后电流才会稳定下来，而始终方法中的参考电流保持在介于读晶态电阻电流稳定值和读非晶态电阻电流稳定值之间，在给寄生电容充电的这段时间就会产生伪读取现象，大大的制约了相变存储器的速度特性。130nm工艺节点，容量为128Kbit，位线长度采用1024的相变存储器芯片读出延时在80ns左右。提高相变存储器的读出速度不但增强了相变存储器的性能，更提高了这种新型非易失存储器的竞争性，为成为下一代主流非易失存储器提供了可能。因此，如何改善上述读出时间过长，以及如何提高相变存储器的速度特性，实已成为本领域技术人员亟待解决的技术课题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种相变存储器读出电路及读出方法，用于解决现有技术中相变存储器读出电路读出时间过长的问题。为实现上述目的及其他相关目的，本专利技术提供一种相变存储器读出电路，所述相变存储器读出电路至少包括：读参考电压生成电路、相变存储单元阵列，所述相变存储单元阵列包括至少一个相变存储单元模块以及与所述相变存储单元模块一一对应的灵敏放大器，所述相变存储单元模块中的各位线分别通过读传输门与所述灵敏放大器连接；所述读参考电压生成电路，用于产生读参考电压，包括：参考单元、位线寄生参数匹配模块、读传输门寄生参数匹配模块以及电压转换模块；其中，所述参考单元通过第一传输门连接至所述电压转换模块，用于提供参考电阻值；所述位线寄生参数匹配模块通过所述第一传输门连接至所述电压转换模块，用于提供位线寄生参数以匹配所述相变存储单元阵列中的位线寄生参数；所述读传输门寄生参数匹配模块连接至所述电压转换模块，用于提供读传输门寄生参数以匹配所述相变存储单元阵列中的读传输门寄生参数；所述电压转换模块根据所述参考电阻值、所述位线寄生参数匹配模块提供的位线寄生参数及所述读传输门寄生参数匹配模块提供的读传输门寄生参数，得到读参考电流，并将所述读参考电流转化为读参考电压；所述灵敏放大器连接所述读参考电压生成电路及对应的相变存储单元模块，接收所述读参考电压，用于将所述读参考电压还原为所述读参考电流，将所述读参考电流与所述相变存储单元阵列中被选中的相变存储单元中读出的电流相比较，以产生被选中的相变存储单元的读出电压信号。优选地，所述电压转换模块包括第一NMOS管及第一PMOS管；所述第一NMOS管的源端连接于所述第一传输门、栅端连接钳位电压、漏端连接所述第一PMOS管的漏端；所述第一PMOS管的源端连接电源电压、栅端与漏端连接并作为所述读参考电压的输出端。优选地，所述参考单元包括参考电阻及第二NMOS管，其中，所述第二NMOS管的源端接地、栅端连接使能信号、漏端连接所述参考电阻的一端；所述参考电阻的另一端连接所述第一传输门。更优选地，所述参考电阻的阻值设在晶态电阻最高值和非晶态电阻最低值之间。优选地，所述位线寄生参数匹配模块包括(n-1)个参考相变存储单元，其中n为所述相变存储单元阵列中连接于同一根位线的相变存储单元个数；各参考相变存储单元包括第一相变电阻和第三NMOS管，其中，所述第一相变电阻一端接所述第一传输门、另一端接所述第三NMOS的漏端，所述第三NMOS管的栅端和源端接地。优选地，所述读传输门寄生参数匹配模块包括(m-1)个并联的第二传输门，其中m为所述相变存储单元阵列中连接于同一个灵敏放大器的位线个数；各第二传输门的结构、尺寸与所述读参考电压生成电路中的第一传输门和所述相变存储单元阵列中的各读传输门相同；各第二传输门的一端连接所述电压转换模块、另一端接地、控制端接地。优选地，所述相变存储单元模块包括多个相变存储单元；各相变存储单元包括第二相变电阻和第四NMOS管，其中，所述第二相变电阻一端连接读传输门后与所述灵敏放大器相连、另一端接所述第四NMOS管的漏端，所述第四NMOS管的栅端接字线、源端接地。阵列位线长度为n,m个位线共用一个灵敏放大器，阵列中总共有b个灵敏放大器。优选地，所述本文档来自技高网...

【技术保护点】
一种相变存储器读出电路，其特征在于，所述相变存储器读出电路至少包括：读参考电压生成电路、相变存储单元阵列，所述相变存储单元阵列包括至少一个相变存储单元模块以及与所述相变存储单元模块一一对应的灵敏放大器，所述相变存储单元模块中的各位线分别通过读传输门与所述灵敏放大器连接；所述读参考电压生成电路，用于产生读参考电压，包括：参考单元、位线寄生参数匹配模块、读传输门寄生参数匹配模块以及电压转换模块；其中，所述参考单元通过第一传输门连接至所述电压转换模块，用于提供参考电阻值；所述位线寄生参数匹配模块通过所述第一传输门连接至所述电压转换模块，用于提供位线寄生参数以匹配所述相变存储单元阵列中的位线寄生参数；所述读传输门寄生参数匹配模块连接至所述电压转换模块，用于提供读传输门寄生参数以匹配所述相变存储单元阵列中的读传输门寄生参数；所述电压转换模块根据所述参考电阻值、所述位线寄生参数匹配模块提供的位线寄生参数及所述读传输门寄生参数匹配模块提供的读传输门寄生参数，得到读参考电流，并将所述读参考电流转化为读参考电压；所述灵敏放大器连接所述读参考电压生成电路及对应的相变存储单元模块，接收所述读参考电压，用于将所述读参考电压还原为所述读参考电流，将所述读参考电流与所述相变存储单元阵列中被选中的相变存储单元中读出的电流相比较，以产生被选中的相变存储单元的读出电压信号。...

【技术特征摘要】
1.一种相变存储器读出电路，其特征在于，所述相变存储器读出电路至少包括：读参考电压生成电路、相变存储单元阵列，所述相变存储单元阵列包括至少一个相变存储单元模块以及与所述相变存储单元模块一一对应的灵敏放大器，所述相变存储单元模块中的各位线分别通过读传输门与所述灵敏放大器连接；所述读参考电压生成电路，用于产生读参考电压，包括：参考单元、位线寄生参数匹配模块、读传输门寄生参数匹配模块以及电压转换模块；其中，所述参考单元通过第一传输门连接至所述电压转换模块，用于提供参考电阻值；所述位线寄生参数匹配模块通过所述第一传输门连接至所述电压转换模块，用于提供位线寄生参数以匹配所述相变存储单元阵列中的位线寄生参数；所述读传输门寄生参数匹配模块连接至所述电压转换模块，用于提供读传输门寄生参数以匹配所述相变存储单元阵列中的读传输门寄生参数；所述电压转换模块根据所述参考电阻值、所述位线寄生参数匹配模块提供的位线寄生参数及所述读传输门寄生参数匹配模块提供的读传输门寄生参数，得到读参考电流，并将所述读参考电流转化为读参考电压；所述灵敏放大器连接所述读参考电压生成电路及对应的相变存储单元模块，接收所述读参考电压，用于将所述读参考电压还原为所述读参考电流，将所述读参考电流与所述相变存储单元阵列中被选中的相变存储单元中读出的电流相比较，以产生被选中的相变存储单元的读出电压信号。2.根据权利要求1所述的相变存储器读出电路，其特征在于：所述电压转换模块包括第一NMOS管及第一PMOS管；所述第一NMOS管的源端连接于所述第一传输门、栅端连接钳位电压、漏端连接所述第一PMOS管的漏端；所述第一PMOS管的源端连接电源电压、栅端与漏端连接并作为所述读参考电压的输出端。3.根据权利要求1所述的相变存储器读出电路，其特征在于：所述参考单元包括参考电阻及第二NMOS管，其中，所述第二NMOS管的源端接地、栅端连接使能信号、漏端连接所述参考电阻的一端；所述参考电阻的另一端连接所述第一传输门。4.根据权利要求3所述的相变存储器读出电路，其特征在于：所述参考电阻的阻值设在晶态电阻最高值和非晶态电阻最低值之间。5.根据权利要求1所述的相变存储器读出电路，其特征在于：所述位线寄生参数匹配模块包括(n-1)个参考相变存储单元，其中n为所述相变存储单元阵列中连接于同一根位线的相变存储单元个数；各参考相变存储单元包括第一相变电阻和第三NMOS管，其中，所述第一相变电阻一端接所述第一传输门、另一端接所述第三NMOS的漏端，所述第三NMOS管的栅端和源端接地。6.根据权利要求1所述的相变存储器读出电路，其特征在于：所述读传输门寄生参数匹配模块包括(m-1)个并联的第二传输门，其中m为所述相变存储单元阵列中连接于同一个灵敏放大器的位线个数；各第二传输门的结构、尺...

【专利技术属性】
技术研发人员：雷宇，陈后鹏，李喜，宋志棠，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海;31