无注入损伤的图像传感器及其方法技术

本发明专利技术提供了无注入损伤的图像传感器及其方法。本发明专利技术公开了一种图像传感器。该图像传感器包括外延层、多个插头结构和互连结构。其中多个插头结构形成在外延层中，并且每个插头结构具有掺杂的侧壁，外延层和掺杂的侧壁形成多个光电二极管，多个插头结构被用于分开相邻的光电二极管，并且外延层和掺杂的侧壁通过插头结构连接到互连结构。本发明专利技术还公开了加工该图像传感器相关的方法。该方法包括：提供在第二型掺杂外延衬底层上具有第一型掺杂外延衬底层的衬底；在第一型掺杂外延衬底层中形成多个隔离沟槽；沿多个隔离沟槽的侧壁和底部形成第二型掺杂区域；以及通过沉积金属填充多个隔离沟槽。

【技术实现步骤摘要】

本专利技术涉及无注入损伤的图像传感器及其方法。
技术介绍
半导体图像传感器被用于检测辐射，例如光。互补金属氧化物半导体(CMOS)图像传感器(CIS)和电耦合器件(CCD)传感器广泛应用于各种应用，例如数码相机或手机摄像头应用。这些器件利用衬底上的像素阵列，包括光电二极管和晶体管，以吸收投射到衬底上的辐射并将检测到的辐射转化为电信号。近年来，半导体集成电路(IC)行业经历了快速发展。IC材料和设计的技术进展生产了一代又一代的IC，其中每一代IC都具有比上一代更小并更复杂的电路。作为用于半导体图像传感器的IC演变的一部分，辐射敏感像素的尺寸一直在持续减小。由于像素和相邻像素之间的间隔继续收缩，暗电流过大和串扰等问题变得更加难以控制。传统的解决暗电流和串扰问题的方法，例如深沟槽隔离(DTI)，其需要进行植入操作，这可能会引起图像传感器损坏并且局限于植入深度限制。因此，可能会引起额外的缺陷和干扰。因此能够提供用于捕捉图像的被改进的图像传感器将是可取的。
技术实现思路
为解决现有技术中的问题，根据本专利技术的一个方面，提供了一种图像传感器，包括：外延层；形成在所述外延层中的多个插头结构，每个所述插头结构具有掺杂的侧壁；以及互连结构；其中所述外延层和所述掺杂的侧壁形成多个光电二极管，所述多个插头结构被用于分开相邻的光电二极管，并且所述外延层和所述掺杂的侧壁通过所述插头结构连接到所述互连结构。根据本专利技术的一个实施例，其中所述外延层具有与所述掺杂的侧壁不同的掺杂极性。根据本专利技术的一个实施例，其中所述掺杂的侧壁通过原位外延生长形成。根据本专利技术的一个实施例，其中所述掺杂的侧壁通过固相掺杂形成。根据本专利技术的一个实施例，其中所述掺杂的侧壁通过气相掺杂形成。根据本专利技术的一个实施例，其中所述掺杂的侧壁为共形的方式。根据本专利技术的一个实施例，其中所述图像传感器包括背照式(BSI)图像传感器。根据本专利技术的一个实施例，其中所述插头结构被沉积金属填充。根据本专利技术的另一方面，提供了一种图像传感器，包括：第一型掺杂外延层；穿过所述第一型掺杂外延层形成的插头结构，所述插头结构被金属填充，并且具有第二型掺杂的侧壁；连接到所述第一型掺杂外延层的侧面的互连结构；以及形成在所述第一型掺杂外延层的另一个侧面上方的微透镜；其中所述第一型和所述第二型为不同极性，所述第一型掺杂外延层和所述插头结构的所述第二型掺杂的侧壁的边界共同形成光电二极管的p-n节。根据本专利技术的一个实施例，其中，所述图像传感器还具有穿过所述第一型掺杂外延层形成的另一个插头结构，所述另一个插头结构被金属填充并且具有第二型掺杂的侧壁，并且所述图像传感器的图像像素在所述插头结构和所述另一个插头结构之间形成。根据本专利技术的一个实施例，其中所述掺杂的侧壁由原位外延生长形成。根据本专利技术的一个实施例，其中所述掺杂的侧壁由固相掺杂形成。根据本专利技术的一个实施例，其中所述掺杂的侧壁由气相掺杂形成。根据本专利技术的一个实施例，其中所述图像传感器包括背照式(BSI)图像传感器。根据本专利技术的又一方面，提供了一种图像传感器的加工方法，包括：提供在第二型掺杂外延衬底层上具有第一型掺杂外延衬底层的衬底；在所述第一型掺杂外延衬底层上形成多个隔离沟槽；沿所述多个隔离沟槽的侧壁和底部形成第二型掺杂区域；以及通过沉积金属填充多个隔离沟槽。根据本专利技术的一个实施例，其中所述第一型掺杂外延衬底层具有不同于所述第二型掺杂区域的掺杂极性。根据本专利技术的一个实施例，其中沿所述多个隔离沟槽的侧壁形成所述第二型掺杂区域包括沿所述多个隔离沟槽的所述侧壁和底部执行原位第二型掺杂外延生长。根据本专利技术的一个实施例，其中沿所述多个隔离沟槽的侧壁形成所述第二型掺杂区域包括执行固相第二型掺杂。根据本专利技术的一个实施例，其中沿所述多个隔离沟槽的侧壁形成所述第二型掺杂区域包括执行气相第二型掺杂。根据本专利技术的一个实施例，该方法还包括：形成与所述第一型掺杂外延衬底层和所述多个隔离沟槽连接的互连结构。附图说明当结合附图进行阅读时，通过下列详细的描述，可以更好地理解本公开的各方面。应该强调的是，根据工业中的标准实践，没有按比例绘制各种部件。实际上，为了清楚地讨论，可以任意地增加或减小各种部件的尺寸。图1至图18是根据本专利技术的优选实施例的背照式(BSI)图像传感器在制造的各个阶段的概略分段截面图。具体实施方式下列公开提供了用于实现本专利技术的不同特征的多种不同实施例或实
例。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空间关系术语，以容易的描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。尽管提出本专利技术宽泛范围的数值范围和参数设定是近似值，在特定实例中的数值设定被尽可能精确地报告。任何数值，然而，固有地包含某些必然误差，该误差由各自的测试测量结果中发现的标准偏差产生。同样，正如此处使用的术语“约”一般指在给定值或范围的10％、5％、1％或0.5％内。或者，术语“约”意思是在本领域普通的技术人员可以考虑到的可接受的平均标准误差内。除了在操作/工作的实例中，或除非另有明确规定，所有的数值范围、总额、值和百分比，例如用于材料数量、持续时间、温度、操作条件、数额以及本专利技术此处公开的其他型似物，应该被理解为在所有情况下被术语“约”修改。因此，除非有相反规定，本专利技术和所附权利要求所记载的数值参数设定是可以根据要求改变的近似值。至少，每个数值参数应该至少被解释为根据被报告的有效数字的数目，并应用普通的四舍五入技术。此处范围可以表示为从一个端点到另一个端点或在两个端点之间。此处公开的所有范围包括端点，除非另有说明。图1至图17是根据本专利技术的优选实施例的背照式(BSI)图像传感器制造的各个阶段的概略分段截面图。BSI图像传感器包括像素阵列或网格，并且记录射向BSI图像传感器背面的辐射(例如光)强度。在一些实施例
中，BSI图像传感器可以包括互补金属氧化物半导体(CMOS)图像传感器(CIS)、有源像素传感器(APS)或无源像素传感器。BSI像素传感器还包括额外的电路和用于为像素提供操作环境和支持与像素外部通信的与像素网格相邻的输入/输出。可以理解，为了更好理解本专利技术的专利技术构思，图1至图17被简化并且可以不按照比例绘制。参照图1，提供了衬底102。衬底102是掺杂有p型掺杂剂例如硼的硅衬底，并因此作为p型衬底使用。或者，衬底102包括另一种合适的半导体材料。例如，衬底102可以是掺杂有n型掺杂剂例如磷或砷的硅衬底，并因此作为n型衬底使用本文档来自技高网...

【技术保护点】
一种图像传感器，包括：外延层；形成在所述外延层中的多个插头结构，每个所述插头结构具有掺杂的侧壁；以及互连结构；其中所述外延层和所述掺杂的侧壁形成多个光电二极管，所述多个插头结构被用于分开相邻的光电二极管，并且所述外延层和所述掺杂的侧壁通过所述插头结构连接到所述互连结构。

【技术特征摘要】
2015.05.28 US 14/724,0551.一种图像传感器，包括：外延层；形成在所述外延层中的多个插头结构，每个所述插头结构具有掺杂的侧壁；以及互连结构；其中所述外延层和所述掺杂的侧壁形成多个光电二极管，所述多个插头结构被用于分开相邻的光电二极管，并且所述外延层和所述掺杂的侧壁通过所述插头结构连接到所述互连结构。2.根据权利要求1所述的图像传感器，其中所述外延层具有与所述掺杂的侧壁不同的掺杂极性。3.根据权利要求1所述的图像传感器，其中所述掺杂的侧壁通过原位外延生长形成。4.根据权利要求1所述的图像传感器，其中所述掺杂的侧壁通过固相掺杂形成。5.根据权利要求1所述的图像传感器，其中所述掺杂的侧壁通过气相掺杂形成。6.根据权利要求1所述的图像传感器，其中所述掺杂的侧壁为共形的方式。7.一种图像传感器，包括：第一型掺杂外延层；穿过所述第一型掺杂外延层形成的插头结构，所述...

【专利技术属性】
技术研发人员：亚历山大·卡尔尼茨基，施俊吉，杨敦年，王铨中，黄益民，山下雄一郎，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71