一种用于压缩感知接收机的低速序列混频方法技术

技术编号:14166495 阅读:124 留言:0更新日期:2016-12-12 13:39
该发明专利技术公开了一种用于压缩感知接收机的低速序列混频方法,用于压缩感知接收机宽带混频电路结构中,属于射频通信技术领域,该方法采用多个互不相关的低速随机序列与射频信号进行多次混频,各个低速序列的频谱较窄,将射频信号的高频部分不断向低中频搬迁,再利用压缩感知的算法重构恢复原始信号。采用该方法极大的节省硬件成本。

【技术实现步骤摘要】

本专利技术涉及一种低速序列多次混频产生高速序列混频的效果,主要用于压缩感知接收机宽带混频电路结构中,属于射频通信

技术介绍
随着未来无线通信系统的发展,越来越多的通信标准和更加复杂的调制方式不断涌现,更宽的信号带宽对接收机提出更高的要求。奈奎斯特定理要求采样率必须大于或等于信号最高频率的两倍,在该理论框架下,需要更高速率的模数转换芯片。同时,实现宽频带信号的高精度采样对信息存储、传输、分析和处理带来压力。压缩感知技术能够以远低于奈奎斯特采样率的速率获取信号的有效信息,完成模拟信号数字化,并精确重构原始信号。对于压缩感知接收机,比如MWC架构,分为三个部分:稀疏表达、压缩采样、信号重构。ADC并不是直接对信号采样,而是对经过感知矩阵在模拟域压缩后的信号进行采样。混频模块是该接收机系统的关键模块,混频器的本振信号一般采用高速的随机序列。其频谱分布有效覆盖输入的射频信号,最后的中频信号会存在混叠,但是只要我们测得每个本振频点的傅里叶系数,利用压缩感知的恢复算法即可恢复原始信号。把射频输入混至低中频,这就需要昂贵的外部随机序列产生芯片,一般采用高端的FPGA芯片产生,硬件成本比较昂贵。本振采用高速随机序列混频说明见图1,射频单音输入2GHz,本振为160位随机序列,速率6.4Gbps,这样本振频谱每隔40MHz会有一个脉冲,输出频谱见图2,其感知矩阵频谱相关性系数如图3所示。传统的压缩感知接收机混频本振采用高速随机序列有以下缺点:一、产生Gbps速率级别的数字IO输出需要非常高端的数字芯片,输入混频器的本振信号频谱很宽,对混频器也有较高要求,增加了硬件成本。二、高速的数字本振高频频率分量更多,板级电路中的寄生对本振信号影响很大,经过射频走线后到达混频器输入端可能发生严重失真,不理想的本振造成混频杂散的产生,影响后级信号的重构恢复。
技术实现思路
本专利技术拟采用多级低速随机序列与射频信号多次混频,当本振在频域上表现为等间隔多音形式,并且有用频点傅里叶系数具有较强不相关性,可以产生我们想要的中频信号,即可在数字域对信号进行处理完整恢复。该方案的混频序列可由普通的FPGA芯片产生,不再需要昂贵的高端FPGA产生高速序列,极大减小系统成本。本专利技术的技术方案是采用多个低速的随机序列与射频信号进行多次混频,替代传统压缩感知接收机中高速序列混频的方法,从而实现专利技术目的。因而本专利技术是一种用于压缩感知接收机的低速序列混频方法,该方法采用多个互不相关的低速随机序列与射频信号进行多次混频,各个低速序列的频谱较窄,将射频信号的高频部分不断向低中频搬迁,再利用压缩感知的算法重构恢复原始信号。本专利技术采用多个互不相关且的低速随机序列与射频信号进行多次混频,多级序列混频后频谱分布有效覆盖射频带宽。可以利用低速随机序列达到高速随机序列混频效果,极大的节省硬件成本。附图说明图1为高速随机序列混频电路图;图2为高速随机序列混频频谱示意图;图3为高速随机序列混频感知矩阵相关系数示意图;图4为采用多级混频的压缩感知接收机系统框图;图5为低速随机序列三级混频电路图;图6为第一级混频后频谱示意图;图7为三次混频后频谱示意图;图8为低速序列混频感知矩阵相关系数示意图;图9为同速率本振引入时延后混频电路图;图10为同速率本振时延后混频输出频谱示意图;图11为同速率本振时延混频感知矩阵相关系数示意图。具体实施方式本专利技术的技术方案是采用多个低速的随机序列与射频信号进行多次混频,把射频输入的高频部分不断向低中频搬迁,当随机序列频率傅里叶系数相关性足够低时,利用压缩感知的算法重构恢复原始信号,替代压缩感知接收机中高速序列混频的方案,如图4所示。混频器利用乘法器的原理,由线性时不变系统的傅里叶变换可知,时域相乘,频域卷积。y(n)=x(n)×f1(n)×f2(n)×…Y(jw)=X(jw)*F1(jw)*F2(jw)*…其中fx(n)(x=1,2,...,n)是互不相关的,若本振序列fx(n)(x=1,2,...,n)经过多次混频,则在频域上卷积的结果导致更宽的频谱范围。即使序列fx(n)(x=1,2,...,n)为低速序列,也可以产生很宽的频谱范围。对随机序列的主要要求:一是频谱分布有效覆盖射频带宽;二是其频谱傅里叶系数相关性尽可能低。方案1:本振采用不同速率的随机序列本方案架构如图4所示,混频模块共分五路,每路三级混频。本振随机序列PN1、PN2、PN3用普通FPGA产生,选取其中一路,我们给出本振频率分别为400MHz、440MHz、480MHz的仿真结果。根据图5可以看出,射频信号经过第一次混频的傅里叶系数谱频带较窄,并且有很多频率区间信号强度较弱,频谱分布周期性较强,相关性较高。但经过三次序列混频后,结果如附图6所示,输出信号的傅里叶系数谱在很宽的范围内都有分布,并且有较好的随机性。压缩感知接收机采用随机序列的要求是,其不同频点相关性尽可能差,这样有利于后级的算法恢复。对压缩感知接收机系统,如图4所示,取出每一路中频输出的傅里叶系数,最终组成感知矩阵,采用矩阵列向量的相关系数,来表征低速随机序列频谱的相关性,如附图8。对比高速随机序列混频效果,如图1所示电路,得到混频后输出中频频谱如图2,采用同样的方法得到高速序列混频频谱相关系数,如图3所示。对比图8,结果显示,采用低速序列多级混频输出频谱和高速序列相当,在随机性上略高于高速序列本振,这稍微增加了后级算法恢复的复杂度,但是大大降低了随机序列的产生成本。方案2:相同频率本振序列时延后混频在接收机系统中采用不同频率的本振,需要更多振荡器、锁相环等频率合成电路,增加了系统成本,若本振序列为相同频率,在时域上看相乘两序列同时变化,对随机性的降低和本振高频分量的产生都不利,所以当采用同种频率本振时,将其中一路加入时延,时延的大小可以根据需要自由控制,如附图9所示。第三路本振时延2.5ns得到的中频频谱和采用高速序列混频相当,频谱相关性略有恶化(见图10、11)。可以从后面的算法恢复部分优化补偿。带来的优点是更进一步的降低了系统硬件成本。综上所述,采用不同低速率本振多次混频、相同低速率本振时延后混频两种方案,有效替代了传统压缩感知接收机里面的高速随机序列混频,极大的减小了接收机系统硬件成本。如果对低速随机序列进行优化,会进一步降低输出频谱相关系数,更加有利于信号完整恢复,提升压缩感知接收机的性能。本文档来自技高网
...
一种用于压缩感知接收机的低速序列混频方法

【技术保护点】
一种用于压缩感知接收机的低速序列混频方法,该方法采用多个互不相关的低速随机序列与射频信号进行多次混频,各个低速序列的频谱较窄,将射频信号的高频部分不断向低中频搬迁,再利用压缩感知的算法重构恢复原始信号。

【技术特征摘要】
1.一种用于压缩感知接收机的低速序列混频方法,该方法采用多个互不相关的低速随机序列与射频信号进行多次混...

【专利技术属性】
技术研发人员:游飞尚鹏飞王朋郝鹏何松柏
申请(专利权)人:电子科技大学
类型:发明
国别省市:四川;51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1