半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置。在对半导体基板进行俯视观察时，存在如下范围，即，柱区露出于半导体基板的表面的柱露出范围、柱区与阳极接触区的深部侧相接的柱接触范围、阳极区与阳极接触区的深部侧相接的阳极接触范围。在柱接触范围与阳极接触范围所并排的方向上的柱接触范围的宽度与阳极接触范围的宽度相比而较窄。

【技术实现步骤摘要】

本说明书公开的技术涉及一种半导体装置。
技术介绍
如图11所示，专利文献1(日本特开2013-048230号公报)所公开的半导体装置101具备半导体基板102、被形成在半导体基板102的表面150上的表面电极105、被形成在半导体基板102的背面160上的背面电极106。在同一半导体基板102上形成有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极性晶体管)区103和二极管区104。IGBT区103具备：n型的漂移区113；n型的势垒区115，其被形成于漂移区113的表面侧；p型的体区116，其被形成于势垒区115的表面侧；n型的发射区117，其被形成于体区116的表面侧，且与表面电极105导通；p型的体接触区118，其被形成于体区116的表面侧且与发射区117不同的位置处，并且与体区116相比杂质浓度较高，且与表面电极105导通。此外，IGBT区103具备多个栅极沟槽130，所述栅极沟槽130从半导体基板102的表面150起贯穿发射区117、体区116和势垒区115并延伸至到达漂移区113的深度为止。此外，IGBT区103具备n型的柱区120，所述n型的柱区120在栅极沟槽130与栅极沟槽130之间从半导体基板102的表面150起贯穿体区116并延伸至到达势垒区115的深度为止，且与表面电极105和势垒区115导通。二极管区104具备：n型的漂移区113；n型的势垒区125，其被形成于漂移区113的表面侧；p型的阳极区123，其被形成于势垒区125的表面侧；p型的阳极接触区124，其被形成于阳极区123的表面侧，并且与阳极区123相比杂质浓度较高，且与表面电极105导通。此外，二极管区104具备多个栅极沟槽130，所述栅极沟槽130从半导体基板102的表面150起贯穿阳极接触区124、阳极区123和势垒区125并延伸至到达漂移区113的深度为止。此外，二极管区104具备n型的柱区120，所述n型的柱区120在栅极沟槽
130与栅极沟槽130之间从半导体基板102的表面150起贯穿阳极区123并延伸至到达势垒区125的深度为止，且与表面电极105和势垒区125导通。在该半导体装置101中，阳极接触区124与柱区120分离开来。另外，在漂移区113的背面侧形成有n型的缓冲区112。IGBT区103具备被形成于缓冲区112的背面侧的p型的集电区111。二极管区104具备被形成于缓冲区112的背面侧的n型的阴极区121。在栅极沟槽130的内部形成有栅极电极132和栅极绝缘膜131。在栅极电极132之上配置有层间绝缘膜133。
技术实现思路
专利技术所要解决的课题在上述的半导体装置101中，为了使电流容易流向IGBT区103，而考虑到提高沿着IGBT区103的栅极沟槽130而形成的通道的密度(IGBT区103的每单位面积的通道的数量)。为此，考虑到使IGBT区103中的栅极沟槽130与栅极沟槽130之间的间隔缩窄，并增加半导体基板102的每单位面积的栅极沟槽130的数量从而提高栅极沟槽130的密度。在形成多个栅极沟槽130时，由于通常以相同的工序来形成IGBT区103中的栅极沟槽130与二极管区104中的栅极沟槽130，因此在提高IGBT区103的栅极沟槽130的密度时，如果未随之也提高二极管区104的栅极沟槽130的密度，则二极管区104的耐压将下降。当二极管区104的栅极沟槽130的密度提高时，二极管区104中的栅极沟槽130与栅极沟槽130之间的间隔将变窄。当二极管区104中的栅极沟槽130与栅极沟槽130之间的间隔变窄时，用于在该栅极沟槽130与栅极沟槽130之间形成柱区120的区域将变窄。此外，用于形成阳极接触区124的区域也将变窄。其结果为，在二极管区104中形成阳极接触区124与柱区120时，阳极接触区124与柱区120之间的间隔变密，从而考虑到阳极接触区124与柱区120重叠而使两者发生接触的情况。当p型的阳极接触区124与n型的柱区120发生接触时，通过阳极接触区124与柱区120而形成了pn结二极管。在这种半导体装置中，当将二极管接通时(当施加相对于二极管区104的正向电压时)，空穴将从通过接触而形成pn结二极管的阳极接触区124流入到柱区120中，并且多余的空穴被蓄积于半导体基板102中。如果这样，
则在恢复二极管时(在施加了相对于二极管区104的反向电压时)，在被蓄积于半导体基板102中的空穴被喷出到表面电极105上之前需要时间，从而有时会使开关速度变慢。因此，在本说明书中，提供一种即使提高了栅极沟槽的密度，也能够抑制从阳极接触区向柱区流入的空穴的量的技术。用于解决课题的方法在本说明书所公开的半导体装置中，在同一半导体基板上形成有IGBT区和二极管区，且在半导体基板的表面上形成有表面电极。所述半导体装置的特征在于，IGBT区具备：n型的漂移区；n型的势垒区，其被形成于漂移区的表面侧；p型的体区，其被形成于势垒区的表面侧；n型的发射区，其被形成于体区的表面侧，且与表面电极导通；p型的体接触区，其被形成于体区的表面侧且与发射区不同的位置处，并且与体区相比杂质浓度较高，且与表面电极导通。此外，IGBT区具备：多个栅极沟槽，其从半导体基板的表面起贯穿发射区、体区和势垒区并延伸至到达漂移区的深度为止；n型的柱区，其在栅极沟槽与栅极沟槽之间从半导体基板的表面起贯穿体区并延伸至到达势垒区的深度为止，且与表面电极和势垒区导通。二极管区具备：n型的漂移区；n型的势垒区，其被形成于漂移区的表面侧；p型的阳极区，其被形成于势垒区的表面侧；p型的阳极接触区，其被形成于阳极区的表面侧的至少一部分上，并且与阳极区相比杂质浓度较高，且与表面电极导通。此外，二极管区具备：多个栅极沟槽，其从半导体基板的表面起至少贯穿阳极区和势垒区并延伸至到达漂移区的深度为止；n型的柱区，其在栅极沟槽与栅极沟槽之间从半导体基板的表面起贯穿阳极接触区与阳极区并延伸至到达势垒区的深度为止，且与表面电极和势垒区导通。在对半导体基板进行俯视观察时，存在如下范围，即，柱区露出于半导体基板的表面的柱露出范围、柱区与阳极接触区的深部侧相接的柱接触范围、阳极区与阳极接触区的深部侧相接的阳极接触范围。在柱接触范围与阳极接触范围所并排的方向上的柱接触范围的宽度与所述阳极接触范围的宽度相比而较窄。在该半导体装置中，还可以为，在二极管区中，阳极接触区的一端部与柱区相接，另一端部延伸至栅极沟槽为止。即，阳极接触区可以以跨及阳极区的表面侧的整个宽度的方式而被形成。在上述的半导体装置中，由于容许阳极接触区与柱区相接，因此能够使用于形成阳极接触区与柱区的栅极沟槽与栅极沟槽之间的区域缩窄。因此，能够使栅极沟槽的数量增加，从而提高栅极沟槽的密度。此外，在上述的半导体装置中，通过p型的阳极接触区与n型的柱区相接，从而形成了pn结二极管。在该半导体装置中，当使二极管接通时(当施加了相对于二极管区的正向电压时)，空穴将从形成pn结二极管的阳极接触区流入柱区。此时，根据上述的结构，由于在阳极接触区的深部侧柱区所接触的柱接触范围的宽度窄于在阳极接触区的深部侧阳极区所接触的阳极接触范围的宽度，因此能够缩小阳极接触区与本文档来自技高网...

【技术保护点】
一种半导体装置，其为在同一半导体基板上形成有绝缘栅双极性晶体管区和二极管区，且在所述半导体基板的表面上形成有表面电极的半导体装置，所述半导体装置的特征在于，所述绝缘栅双极性晶体管区具备：n型的漂移区；n型的势垒区，其被形成于所述漂移区的表面侧；p型的体区，其被形成于所述势垒区的表面侧；n型的发射区，其被形成于所述体区的表面侧，且与所述表面电极导通；p型的体接触区，其被形成于所述体区的表面侧且与所述发射区不同的位置处，并且与所述体区相比杂质浓度较高，且与所述表面电极导通；多个栅极沟槽，其从所述半导体基板的表面起贯穿所述发射区、所述体区和所述势垒区并延伸至到达所述漂移区的深度为止；n型的柱区，其在所述栅极沟槽与所述栅极沟槽之间从所述半导体基板的表面起贯穿所述体区并延伸至到达所述势垒区的深度为止，且与所述表面电极和所述势垒区导通；所述二极管区具备：n型的漂移区；n型的势垒区，其被形成于所述漂移区的表面侧；p型的阳极区，其被形成于所述势垒区的表面侧；p型的阳极接触区，其被形成于所述阳极区的表面侧的至少一部分上，并且与所述阳极区相比杂质浓度较高，且与所述表面电极导通；多个栅极沟槽，其从所述半导体基板的表面起至少贯穿所述阳极区和所述势垒区并延伸至到达所述漂移区的深度为止；n型的柱区，其在所述栅极沟槽与所述栅极沟槽之间从所述半导体基板的表面起贯穿所述阳极接触区与所述阳极区并延伸至到达所述势垒区的深度为止，且与所述表面电极和所述势垒区导通，在对所述半导体基板进行俯视观察时，存在如下范围，即，所述柱区露出于所述半导体基板的表面的柱露出范围、所述柱区与所述阳极接触区的深部侧相接的柱接触范围、所述阳极区与所述阳极接触区的深部侧相接的阳极接触范围，在所述柱接触范围与所述阳极接触范围所并排的方向上的所述柱接触范围的宽度与所述阳极接触范围的宽度相比而较窄。...

【技术特征摘要】
2015.05.26 JP 2015-1068601.一种半导体装置，其为在同一半导体基板上形成有绝缘栅双极性晶体管区和二极管区，且在所述半导体基板的表面上形成有表面电极的半导体装置，所述半导体装置的特征在于，所述绝缘栅双极性晶体管区具备：n型的漂移区；n型的势垒区，其被形成于所述漂移区的表面侧；p型的体区，其被形成于所述势垒区的表面侧；n型的发射区，其被形成于所述体区的表面侧，且与所述表面电极导通；p型的体接触区，其被形成于所述体区的表面侧且与所述发射区不同的位置处，并且与所述体区相比杂质浓度较高，且与所述表面电极导通；多个栅极沟槽，其从所述半导体基板的表面起贯穿所述发射区、所述体区和所述势垒区并延伸至到达所述漂移区的深度为止；n型的柱区，其在所述栅极沟槽与所述栅极沟槽之间从所述半导体基板的表面起贯穿所述体区并延伸至到达所述势垒区的深度为止，且与所述表面电极和所述势垒区导通；所述二极管区具备：n型的漂移区；n型的势垒区，其被形成于所述漂移区的表面侧；p型的阳极区，其被形成于所述势垒区的表面侧；p型的阳极接触区，其被形成于所述阳极区的表面侧的至少一部分上，并且与所述阳极区相比杂质浓度较高，且与所述表面电极导通；多个栅极沟槽，其从所述半导体基板的表面起至少贯穿所述阳极区和所述势垒区并延伸至到达所述漂移区的深度为止；n型的柱区，其在所述栅极沟槽与所述栅极沟槽之...

【专利技术属性】
技术研发人员：妹尾贤，添野明高，平林康弘，久野敬史，山下侑佑，町田悟，
申请(专利权)人：丰田自动车株式会社，
类型：发明
国别省市：日本;JP