存储器元件的接触窗结构及其制造方法技术

本发明专利技术公开了一种存储器元件的接触窗结构及其制造方法，存储器接触窗结构包括一沟道，位于与层状的导电及绝缘层相邻之处，此些层内衬于沟道的侧边与底部。移除沟道的一部分，以暴露出一表面，在此表面中的一层上方被提供至导电层的电连结。

【技术实现步骤摘要】

本专利技术是有关于一种半导体元件，且特别是有关于一种存储器模块及其制造方法。
技术介绍
随着半导体存储器密度的增加，二维结构不再能够达到特定的需求。因此，尽管三维存储器的制造工艺存在着特殊的问题，三维存储器仍变得为人所知。一种在三维空间中产生存储器结构的方法包含形成包括设置于楼梯结构(staircase structures)的水平层中的导电平面或表面的存储器元件。楼梯结构可先利用绝缘材料(例如氧化物)与导电材料(例如多晶硅)交替的层来形成。后续的掩模/光刻/刻蚀步骤可接着在刻蚀的步骤之间以向后逐渐剥离的光刻胶执行，如此执行单调递增的深度的刻蚀，以产生楼梯结构的多个导电表面。现有技术中支撑四层的三维存储器元件的楼梯结构被绘示于图1中。此结构包括一基板10，其具有交替设置于基板10上方的导电层15与绝缘层20。此结构已进行多道刻蚀，以形成阶梯或区域25，其暴露出导电层15的表面。导电元件30可连接导电层15至存储器元件中的更高的层(未示出)。例如所绘示的一楼梯结构可以绝缘材料来填入，例如是氧化物(未示于图1)，开口可形成在氧化物中，使能够与楼梯的阶梯接触窗。接触窗开口可以导电材料来填充，以产生垂直取向的导电元件30，从而提供电传导路径至导电层的表面。楼梯接触窗结构和其它现有技术中的结构元件以及用于三维存储器元件的制造方法必需应付显着的挑战，诸如控制用于刻蚀以及形成必须用于非常小的阶梯及/或导电层的相当高的深宽比的接触窗开口所需的同步多道步骤程序。在芯片密度不断地增加之下，上述所提及的问题需要加以解决且必须克服。因此，对于不需要多样变化及/或相当大的深宽比的以NAND为基础的非易失存储器元件(例如三维(3D)半导体存储器)的接触窗结构具有需求。对于形成如此的三维半导体存储器接触窗结构的方法具有更进一步的需求。
技术实现思路
本专利技术提出所提供的一些及其他的需求，在一范例中，是提供一种非易失存储器元件的接触窗结构，例如是一种以NAND为基础的存储器元件的三维(3D)半导体，包括导电材料及绝缘材料交替的多层、一沟道，导电材料及绝缘材料交替的层水平地位于一结构的一第一区域中的一基板之上，沟道形成于结构的一第二区域中，第二区域与第一区域相邻，沟道具有导电材料及绝缘材料交替的层的多个延伸部分，此些延伸部分位于该沟道的至少一侧边上方。沟道的一切去部暴露出至一水平平面的一层上方的导电材料的延伸部分，切去部例如是根据尺寸形成及/或定位，有效地使导电材料的层与多个垂直取向的导电结构之间形成一或多个电性连结。在一范例中，接触窗结构可包括与导电材料的层中所水平暴露出的延伸部分电性连接的垂直取向的导电结构。在一范例中，导电材料及绝缘材料交替的层的延伸部分可位于沟道的两侧边或一底部上方。在一范例中，多余的垂直取向的导电结构可与导电材料的层的延伸部分连接。一种形成一接触窗结构的方法的实施方式，例如是以NAND为基础的非易失存储器接触窗结构或三维NAND接触窗结构，可包括提供一基板，图案化一沟道位置于基板中，以及根据图案化的沟道位置来进行刻蚀，以形成一沟道于基板中，基板未被刻蚀的部分为基板的一水平部。一缓冲材料可沉积覆盖至基板的水平部上方，并内衬于沟道。交替的导电层及绝缘层可沉积在缓冲材料上方，以覆盖至基板的水平部上方的缓冲材料之上，并以交替的导电层及绝缘层的延伸部分内衬于沟道。一刻蚀步骤可暴露出沟道的一部分，进而暴露出导电层的延伸部分。可提供垂直取向的导电结构，其被电性连接至导电层所暴露的延伸部分。虽然为了以功能性阐述配合句子的流畅度来描述结构及方法，应明确了解的是，除非有另外指出，权利要求范围并不以「方式」或「步骤」的限制的任何方式为限，而应根据均等的公平原则下所提供的权利要求范围的含意的全部范围及等同的定义。本文所描述或参照的任何特征或特征的组合是包括在本专利技术的范围之内，本专利技术提供的特征包括以任何不产生冲突，以及从上下文、本说明书及本领域具有通常知识者能明显得知的特征的组合。此外，所描述或参照的任何特征或特征的组合可具体地由本专利技术的任何实施例中排除。为了概括本专利技术，是描述或参照本专利技术的特定的方面、优点以及新颖的特征。当然须了解的是，所有的此些方面、优点以或特征将不一定在本专利技术的任何特定实施方式中来实现。本专利技术其它的优点及方面在以下详细描述内容以及随附的权利要求范围中将更为明显。附图说明图1A是现有技术中的楼梯接触窗结构的一透视图。图1B是以八层阶梯的楼梯为基础的现有技术接触窗结构的一简化剖化图。图2以透视图绘示根据本专利技术的一非楼梯接触窗结构。图3A标出在剖面图中，作为制造根据本专利技术的一非阶梯接触窗结构的一步骤，形成一沟道在一硅基板中的结果。图3B描述沉积一缓冲材料在图3A的结构上方的结果。图3C示出包括根据本专利技术的一沟道的单层三维存储器接触窗结构部分形成的剖面图。图4是图3A至图3C的沟道的各种替代剖面的截面图形表示。图5是使用具有一梯形剖面的一沟道的一接触窗结构的透视图。图5A标出图5的结构中，导电材料及绝缘材料的交替层的一部分细节。图5B描述图5的结构中，导电层延续的细节性质。图6是用于形成具有一沟道的一三维接触窗结构的方法的一种实施方式的流程图。图6A是适用于形成一三维接触窗结构的一基板的透视图。图6B以透视图绘示，通过掩模可定义图6A的基板中的沟道。图6C绘示，根据第6B通过掩模可定义基板沟道的结果。图6D示出沉积一缓冲材料层在图6C的结构上方的结果。图6E是沉积多个交替的多晶硅/氧化物(OP)层在图6D的结构上方的结果的透视图，此些层延伸至且内衬于沟道中。图6F描述在填入氧化物之后的图6E的结构。图6G绘示进行一选择性的化学机械抛光(Chemical-Mechanical Planarization,CMP)工艺在图6F的结构上方的结果。图6H是一掩模的透视图，用以暴露出在沟道中延续的多晶硅/氧化物层。图6J绘示在一单一平面中所暴露出的延续的多晶硅/氧化物层。【符号说明】 10、100、200、300：基板15、110、210：导电层20、115、215：绝缘层21：层间介电质25：阶梯、区域 30：导电元件 101：第一区域 102：第二区域 103、107：表面105：缓冲材料层 109、209：第二水平部111、211：第一水平部112、212：OP层对(导电及绝缘层对)113、213：下降(延伸)部分114、214：底部分116、216：上升部分120、220、320：沟道121：矩形的轮廓 122：第一侧边 123：底部124：第二侧边 125、225、325：水平平面127：中线130、132：导电结构150、350：氧化物205：缓冲材料 240：第一区域 245：第二区域 291-298：接触窗开口 400、405、410、415、420、425、430、435、440、445、450、455、460、465、470：步骤304：第一掩模 305：缓冲材料层 312：OP层(多晶硅及氧化物层)355：第二掩模 3-3’：线a：顶部厚度 b：沟道侧壁最小厚度c：沟道侧壁最大厚度d：沟道底部厚度w：沟道宽度 θ：角度D、D’：临界尺寸 具体实施方式现描述本专利技术的范例并绘示于所附的图式中本文档来自技高网...

【技术保护点】
一种存储器元件的接触窗结构，包括：一导电材料及一绝缘材料交替的多层，水平地位于一结构的一第一区域中的一基板之上；一沟道，形成于该结构的一第二区域中，该第二区域与该第一区域相邻，该沟道具有该导电材料及该绝缘材料交替的这些层的多个延伸部分，这些延伸部分位于该沟道的至少一侧边上方；以及该沟道的一切去部，该切去部暴露出至一水平平面的一层上方的该导电材料的这些延伸部分，该切去部有效地使该导电材料的这些层与多个垂直取向的导电结构之间电性连接。

【技术特征摘要】
2014.11.12 US 14/539,3681.一种存储器元件的接触窗结构，包括：一导电材料及一绝缘材料交替的多层，水平地位于一结构的一第一区域中的一基板之上；一沟道，形成于该结构的一第二区域中，该第二区域与该第一区域相邻，该沟道具有该导电材料及该绝缘材料交替的这些层的多个延伸部分，这些延伸部分位于该沟道的至少一侧边上方；以及该沟道的一切去部，该切去部暴露出至一水平平面的一层上方的该导电材料的这些延伸部分，该切去部有效地使该导电材料的这些层与多个垂直取向的导电结构之间电性连接。2.根据权利要求1所述的接触窗结构，其中这些垂直取向的导电结构是与该导电材料的这些层中所水平暴露出的这些延伸部分电性连接。3.根据权利要求2所述的接触窗结构，更包括多个多余的垂直取向的导电结构，与该导电材料的这些层的这些延伸部分形成电性连接。4.根据权利要求1所述的接触窗结构，其中该绝缘材料包括SiCHOx。5.根据权利要求1所述的接触窗结构，其中该绝缘材料包括HfOx、HfON、AlOx、RuOx及TiOx中之一者或多者。6.根据权利要求1所述的接触窗结构，其中该接触窗结构是用于一三维半导体NAND存储器元件。7.一种制造存...

【专利技术属性】
技术研发人员：吴明宗，洪士平，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71