相位移光罩及其制造方法技术

本发明专利技术提供一种相位移光罩及其制造方法，此相位移光罩包括：基板、相位移层以及遮蔽层。相位移层位于所述基板上。相位移层的图案包括主图案以及次解析辅助图案。次解析辅助图案配置于所述主图案的周围。所述相位移层具有透射率，所述透射率大于6％。遮蔽层至少覆盖所述相位移层的所述次解析辅助图案。因此，本发明专利技术不仅能保留次解析辅助图案的功能(即增加光刻处理裕度)，而且在经过曝光处理与显影处理后，次解析辅助图案不会成像在半导体衬底上。

【技术实现步骤摘要】

本专利技术涉及一种光罩及其制造方法，尤其涉及一种相位移光罩及其制造方法。
技术介绍
随着半导体技术日新月异，动态随机存取存储器(DRAM)的技术节点(Technical node)持续向下微缩至38纳米，其关键尺寸(Critical Dimension)也随着元件缩小而愈来愈接近曝光机台的光学物理极限。因此，如何在现行曝光机台与光罩的条件下，得到最大的光刻处理裕度(Process window)将成为未来重要的一门课题。
技术实现思路
本专利技术提供一种高透射率的相位移光罩及其制造方法，其可保留次解析辅助图案(SRAFs)的功能，且在经过曝光处理与显影处理后，次解析辅助图案不会成像在半导体衬底上。本专利技术提供一种相位移光罩包括：基板、相位移层以及遮蔽层。相位移层位于所述基板上。相位移层的图案包括主图案以及次解析辅助图案。次解析辅助图案配置于所述主图案的周围。所述相位移层具有透射率，所述透射率大于6％。遮蔽层至少覆盖所述相位移层的所述次解析辅助图案。在本专利技术的一实施例中，所述次解析辅助图案的线宽介于10nm至30nm之间。在本专利技术的一实施例中，所述相位移层的所述透射率介于18％至30％之间。在本专利技术的一实施例中，所述相位移层具有相位移，所述相位移为180度。在本专利技术的一实施例中，所述相位移层的材料包括MoSi、TaSi、WSi、
CrSi、NiSi、CoSi、ZrSi、NbSi、TiSi或其组合。本专利技术提供一种相位移光罩的制造方法，其步骤如下。于基板上形成相位移层。所述相位移层的图案包括主图案与次解析辅助图案。所述次解析辅助图案配置于所述主图案的周围。于所述相位移层上形成遮蔽层。于所述基板上形成掩膜层，所述掩膜层至少覆盖所述次解析辅助图案上的所述遮蔽层。进行蚀刻处理，移除部分所述遮蔽层，以暴露未被所述掩膜层覆盖的所述相位移层的表面。移除所述掩膜层。在本专利技术的一实施例中，所述相位移层具有透射率，所述透射率大于6％。在本专利技术的一实施例中，所述相位移层的所述透射率介于18％至30％之间。在本专利技术的一实施例中，所述掩膜层的材料包括光刻胶、抗反射层或其组合。在本专利技术的一实施例中，所述次解析辅助图案在经过曝光处理与显影处理后，不会成像于半导体衬底上。基于上述，本专利技术的遮蔽层至少覆盖相位移层的次解析辅助图案上，使得本专利技术的次解析辅助图案的透射率趋近于0，且相位移趋近于0度。如此一来，本专利技术不仅能保留次解析辅助图案的功能(即增加光刻处理裕度)，而且在经过曝光处理与显影处理后，次解析辅助图案不会成像在半导体衬底上。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1F为本专利技术的一实施例的相位移光罩的制造流程剖面示意图。附图标记说明：10：相位移光罩；100：基板；102：相位移层；102a：主图案(图案化的相位移层)；102b：次解析辅助图案(图案化的相位移层)；104、104a、104b、104c：遮蔽层；106：光刻胶层；108、108a、108b：掩膜层；d：距离。具体实施方式图1A至图1F为本专利技术的一实施例的相位移光罩的制造流程剖面示意图。请参照图1A，本专利技术提供一种相位移光罩10的制造方法，其步骤如下。于基板100上依序形成相位移层102以及遮蔽层104。基板100可例如是透明基板，透明基板的材料可例如是石英玻璃、聚合物或其他合适的透明材料。在本实施例中，相位移光罩10的图案比例为欲转移图案的4倍，因此，以下相位移光罩10的距离、图案以及尺寸皆为欲转移图案的距离、图案以及尺寸的4倍。但本专利技术不限于此，在其他实施例中，相位移光罩10的距离、图案以及尺寸也可放大1倍、5倍或10倍不等。相位移层102具有透射率以及相位移。相位移层102的透射率大于6％，且所述相位移为180度。换言之，假设基板100为透明的，入射光穿透基板100时是完全透射并且不会产生任何相位移。因此，入射光穿透本实施例的相位移层102时，可透射大于6％的入射光且提供180度的相位移。在本实施例中，所述透射率可介于18％至30％之间。相位移层102的材料可例如是MoSi、TaSi、WSi、CrSi、NiSi、CoSi、ZrSi、NbSi、TiSi或其组合，其形成方法可以利用电子射线(EB)蒸镀法、激光蒸镀法、原子层成膜(ALD)法、离子辅助溅镀法等来形成。在一实施例中，相位移层102的厚度可例如是40nm至100nm。遮蔽层104的材料可例如是铬(Chrome，Cr)或铬化合物(以下也称为铬系材料)等，但本专利技术不以此为限。遮蔽层104的形成方法可以利用化学气相沉积法或物理气相沉积法等来形成。在一实施例中，遮蔽层104的厚度可例如是2nm至100nm。然后，于遮蔽层104上形成图案化的光刻胶层106。图案化的光刻胶层106可定义出后续处理所形成的相位移层102图案。相位移层102的图案包
括主图案102a以及次解析辅助图案102b(如图1C所示)。请参照图1B，以图案化的光刻胶层106当作掩膜，进行蚀刻处理，移除部分相位移层102与部分遮蔽层104，以暴露基板100的表面。所述蚀刻处理可例如是干式蚀刻处理或是湿式蚀刻处理。在一实施例中，当遮蔽层104的材料为铬系材料时，可使用硝酸铈铵及过氯酸的水溶液来进行蚀刻处理。接着，请参照图1C，移除图案化的光刻胶层106，以于基板100上形成图案化的相位移层102a、102b以及图案化的遮蔽层104a、104b。在本实施例中，图案化的相位移层102a可视为主图案(以下称为主图案102a)，而图案化的相位移层102b可视为次解析辅助图案(以下称为次解析辅助图案102b)。次解析辅助图案102b配置于主图案102a的周围。所谓次解析辅助图案是指关键尺寸极小的图案，在经过曝光处理与显影处理后，不会成像于半导体衬底上。在本实施例中，次解析辅助图案102b的线宽可介于10nm至30nm之间。主图案102a的线宽可例如是次解析辅助图案102b的线宽的3倍至20倍。如图1C所示，遮蔽层104a覆盖在主图案102a上；而遮蔽层104b覆盖在次解析辅助图案102b上。虽然图1C中仅示出一个次解析辅助图案102b配置于主图案102a之间，但本专利技术不以此为限。在其他实施例中，相位移光罩也可具有多个次解析辅助图案102b分别配置于主图案102a的周围。请参照图1C与图1D，于基板100上形成掩膜层108。掩膜层108至少覆盖次解析辅助图案102b。详细地说，掩膜层108a覆盖遮蔽层104b的顶面、侧面、次解析辅助图案102b的侧面以及部分基板100的表面；而掩膜层108b覆盖部分遮蔽层104a的顶面。如此一来，掩膜层108a便可保护次解析辅助图案102b上的遮蔽层104b，以防止后续蚀刻处理移除遮蔽层104b。在本实施例中，掩膜层的材料可例如是光刻胶、抗反射层或其组合。掩膜层108a的侧壁至次解析辅助图案102b的侧壁之间的距离d可介于15nm至35nm之间。请参照图1E与图1F，以掩膜层108当作掩膜，进行蚀刻处理，移除部分遮蔽层104a，以暴露部分主图案102a的表面。所述蚀刻处理可例如是干式蚀刻处理或是湿式蚀刻处理。在一实施例中，当遮蔽层104a的材料为铬系材本文档来自技高网...

【技术保护点】
一种相位移光罩，其特征在于，包括：基板；相位移层，位于所述基板上，所述相位移层的图案包括：主图案；以及次解析辅助图案，配置于所述主图案的周围，其中所述相位移层具有透射率，所述透射率大于6％；以及遮蔽层，至少覆盖所述相位移层的所述次解析辅助图案。

【技术特征摘要】
1.一种相位移光罩，其特征在于，包括：基板；相位移层，位于所述基板上，所述相位移层的图案包括：主图案；以及次解析辅助图案，配置于所述主图案的周围，其中所述相位移层具有透射率，所述透射率大于6％；以及遮蔽层，至少覆盖所述相位移层的所述次解析辅助图案。2.根据权利要求1所述的相位移光罩，其特征在于，所述次解析辅助图案的线宽介于10nm至30nm之间。3.根据权利要求1所述的相位移光罩，其特征在于，所述相位移层的所述透射率介于18％至30％之间。4.根据权利要求1所述的相位移光罩，其特征在于，所述相位移层具有相位移，所述相位移为180度。5.根据权利要求1所述的相位移光罩，其特征在于，所述相位移层的材料包括MoSi、TaSi、WSi、CrSi、NiSi、CoSi、ZrSi、NbSi、TiSi或其组合。6.一种相位移光罩的制造方法，其特征在于，包括：于基板上...

【专利技术属性】
技术研发人员：陈高惇，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71