芯片验证平台仿真结束控制方法与系统技术方案

本发明专利技术提供一种芯片验证平台仿真结束控制方法与系统，对待验证芯片输入/输出接口上的信号进行归类分析，获取信号中的数据有效信号，生成信号组，信号组内携带数据有效信号的逻辑或，基于UVM验证平台结构，构建待验证芯片的UVM平台，UVM平台包括WatchDog环境变量，根据信号组，并通过WatchDog环境变量控制UVM平台仿真结束。整个过程中，构建UVM平台，并结合UVM平台中的WatchDog环境变量与待验证芯片输入/输出接口中数据有效信号，将仿真结束控制发生于信号级进行控制，实现对芯片验证平台仿真结束的准确控制。

【技术实现步骤摘要】

本专利技术涉及仿真
，特别是涉及芯片验证平台仿真结束控制方法与系统。
技术介绍
仿真是指利用模型复现实际系统中发生的本质过程，并通过对系统模型的实验来研究存在的或设计中的系统。随着科学技术发展，目前仿真技术的应用范围越来越广泛，甚至已经应用在芯片验证等领域。对于大规模集成电路芯片，其整个验证仿真过程，从模块层次的验证，到多个模块的集成验证仿真，以及完整芯片级别的验证仿真，都需要较为准确地判断仿真验证何时能够结束，在仿真时间超出预期的范围时，也要及时地对其进行终止。目前芯片验证平台仿真结束控制方式一般是根据预设的程序或操作人员凭借经验进行控制的，在面对多种应用环境时，该芯片验证平台仿真结束控制方式显然无法实现准确控制。
技术实现思路
基于此，有必要针对一般芯片验证平台仿真结束控制方式控制不准确的问题，提供一种控制准确的芯片验证平台仿真结束控制方法与系统。一种芯片验证平台仿真结束控制方法，包括步骤：对待验证芯片输入/输出接口上的信号进行归类分析，获取信号中的数据有效信号；生成信号组，信号组包括valid信号，valid信号携带数据有效信号的逻辑或；基于UVM(Universal Verification Methodology，通用验证方法学)验证平台结构，构建待验证芯片的UVM平台，UVM平台包括WatchDog环境变量；根据信号组，并通过WatchDog环境变量控制UVM平台仿真结束。一种芯片验证平台仿真结束控制系统，包括：有效信号获取模块，用于对待验证芯片输入/输出接口上的信号进行归类分析，获取信号中的数据有效信号；信号组生成模块，用于生成信号组，信号组包括valid信号，valid信号携带数据有效信号的逻辑或；平台构建模块，用于基于UVM验证平台结构，构建待验证芯片的UVM平台，UVM平台包括WatchDog环境变量；仿真结束控制模块，用于根据信号组，并通过WatchDog环境变量控制UVM平台仿真结束。本专利技术芯片验证平台仿真结束控制方法与系统，对待验证芯片输入/输出接口上的信号进行归类分析，获取信号中的数据有效信号，生成信号组，信号组内携带数据有效信号的逻辑或，基于UVM验证平台结构，构建待验证芯片的UVM平台，UVM平台包括WatchDog环境变量，根据信号组，并通过WatchDog环境变量控制UVM平台仿真结束。整个过程中，构建UVM平台，并结合UVM平台中的WatchDog环境变量与待验证芯片输入/输出接口中数据有效信号，将仿真结束控制发生于信号级进行控制，实现对芯片验证平台仿真结束的准确控制。附图说明图1为本专利技术芯片验证平台仿真结束控制方法第一个实施例的流程示意图；图2为本专利技术芯片验证平台仿真结束控制方法第二个实施例的流程示意图；图3为本专利技术芯片验证平台仿真结束控制系统第一个实施例的结构示意图；图4为本专利技术芯片验证平台仿真结束控制系统第二个实施例的结构示意图。具体实施方式如图1所示，一种芯片验证平台仿真结束控制方法，包括步骤：S200：对待验证芯片输入/输出接口上的信号进行归类分析，获取信号中的数据有效信号。对待验证芯片输入/输出接口上的信号进行归类分析，将信号分为数据有效信号与数据信号，获取其中的数据有效信号。S400：生成信号组，信号组包括valid信号，valid信号携带数据有效信号的逻辑或。生成一个专门用于仿真控制的信号组(interface)：IntfWatchDog，该信号组内包含一个信号valid。信号组输入为时钟信号(clock)与复位信号(reset)。Valid信号携带待验证芯片输入/输出接口上的数据有效信号的逻辑或。S600：基于UVM验证平台结构，构建待验证芯片的UVM平台，UVM平台包括WatchDog环境变量。UVM是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。采用UV描述装结构对CPU进行验证平台设计，可以获得初始的基于UVM验证平台CPU参考模型。非必要的，这里可以采用UVM1.1库。基于UVM验证平台结构，构建模块的验证平台。平台UVM顶层为测试层，其中包括以下几个环境变量：EnvDut、EnvClk、EnvRst以及WatchDog。非必要的，当平台需要多个时钟与复位时，可以例化多个EnvClk或EnvRst。S800：根据信号组，并通过WatchDog环境变量控制UVM平台仿真结束。WatchDog负责验证平台的仿真结束控制。仿真结束分两种类型，一种为仿真正常结束，一种为仿真超时。超时结束属于仿真出错。根据步骤S400生成的信号组，并通过WatchDog环境变量控制UVM平台仿真结束。如图2所示，在其中一个实施例中，步骤S800具体包括：S810：获取WatchDog环境变量所需的信号组。一般来说，基于UVM架构，WatchDog环境变量所需的信号组在UVM平台的顶层。非必要的，还可以对WatchDog环境变量所需的信号组进行例化，以使整个UVM平台中设置多个时钟与复位。S820：通过UVM验证平台内置的参数传输宏指定WatchDog环境变量的类型对象、以及在当前类型对象下WatchDog环境变量中所需信号静默时间以及仿真超时时间。通过UVM参数传输宏指定WatchDog环境变量的类型对象，以及WatchDog环境变量中所需的信号静默时间与仿真超时时间。具体来说，参数传输宏为uvm_config_db。基于UVM验证平台内UVM库(UVM1.1库)中预先存储的数据，通过UVM参数传输宏即可实现步骤S820。S830：对数据有效信号进行或操作，并更新WatchDog环境变量所需的信号组。在UVM验证平台顶层中将待验证芯片输入/输出接口上的所有数据有效信号进行或操作后赋予IntfWatchDog.valid，以实现对WatchDog环境变量所需的信号组的更新。非必要IntfWatchDog.clock与IntfWatchdog.reset同样在顶层中获取。S840：通过更新后的WatchDog环境变量实时监控数据有效信号的活跃性。S850：当数据有效信号处于静默状态的时间超出信号静默时间，或当数据有效信号处于活跃状态的时间超出仿真超时时间时，终止仿真。数据有效信号一般处于静默状态或活跃状态。在仿真开始后，WatchDog环境变量实时监控待验证芯片接口数据有效信号的活跃性，当数据有效信号处于静默状态的时间超出信号静默时间时，通过WatchDog环境变量控制仿真终止。当数据有效信号处于活跃状态的时间超出仿真超时时间时，通过WatchDog环境变量控制仿真终止。非必要的，还可以提示仿真超时出错。本专利技术芯片验证平台仿真结束控制方法，对待验证芯片输入/输出接口上的信号进行归类分析，获取信号中的数据有效信号，生成信号组，信号组内携带数据有效信号的逻辑或，基于UVM验证平台结构，构建待验证芯片的UVM平台，UVM平台包括WatchDog环境变量，根据信号组，并通过WatchDog环境变量控制UVM平台仿真结束。整个过程中，构建UVM平台，并结合UVM平台中的WatchDog环境变量与待验证芯片输入/输出接口中数据有效信号，将仿真结束控制发生于信本文档来自技高网...

【技术保护点】
一种芯片验证平台仿真结束控制方法，其特征在于，包括步骤：对待验证芯片输入/输出接口上的信号进行归类分析，获取所述信号中的数据有效信号；生成信号组，所述信号组包括valid信号，所述valid信号携带所述数据有效信号的逻辑或；基于UVM验证平台结构，构建待验证芯片的UVM平台，所述UVM平台包括WatchDog环境变量；根据所述信号组，并通过所述WatchDog环境变量控制所述UVM平台仿真结束。

【技术特征摘要】
1.一种芯片验证平台仿真结束控制方法，其特征在于，包括步骤：对待验证芯片输入/输出接口上的信号进行归类分析，获取所述信号中的数据有效信号；生成信号组，所述信号组包括valid信号，所述valid信号携带所述数据有效信号的逻辑或；基于UVM验证平台结构，构建待验证芯片的UVM平台，所述UVM平台包括WatchDog环境变量；根据所述信号组，并通过所述WatchDog环境变量控制所述UVM平台仿真结束。2.根据权利要求1所述的芯片验证平台仿真结束控制方法，其特征在于，所述根据所述信号组，并通过所述WatchDog环境变量控制所述UVM平台仿真结束的步骤包括：获取所述WatchDog环境变量所需的信号组；通过UVM验证平台内置的参数传输宏指定所述WatchDog环境变量的类型对象、以及在当前所述类型对象下所述WatchDog环境变量中所需信号静默时间以及仿真超时时间；对所述数据有效信号进行或操作，并更新所述WatchDog环境变量所需的信号组；通过更新后的所述WatchDog环境变量实时监控所述数据有效信号的活跃性；当所述数据有效信号处于静默状态的时间超出所述信号静默时间，或当所述数据有效信号处于活跃状态的时间超出所述仿真超时时间时，终止仿真。3.根据权利要求2所述的芯片验证平台仿真结束控制方法，其特征在于，所述当所述数据有效信号处于静默状态的时间超出所述信号静默时间，或当所述数据有效信号处于活跃状态的时间超出所述仿真超时时间时，终止仿真的步骤之后还包括：当所述数据有效信号处于活跃状态的时间超出所述仿真超时时间时，提示仿真超时。4.根据权利要求2所述的芯片验证平台仿真结束控制方法，其特征在于，所述获取所述WatchDog环境变量所需的信号组的步骤之后还包括：将所述WatchDog环境变量所需的信号组例化。5.根据权利要求2所述的芯片验证平台仿真结束控制方法，其特征在于，所述UVM验证平台内置的参数传输宏为uvm_conf...

【专利技术属性】
技术研发人员：郭敏，谢海春，蒋汉柏，廖北平，
申请(专利权)人：醴陵恒茂电子科技有限公司，
类型：发明
国别省市：湖南;43