面向通讯同步的多处理器阵列重构的方法技术

从多处理器阵列中获取所需大小并且同步通讯性能优良的子阵列，是高性能拓扑重构的核心问题之一。本文基于不同的逻辑列剔除策略提出了三个面向通讯同步的多处理器阵列重构的算法：1)基于分治思想剔除逻辑列的重构算法(SCA_01)，该算法能够使得被优化的逻辑列相对均匀的分布在物理阵列中；2)优先剔除长逻辑列的贪心重构算法(SCA_02),该算法能够使得被优化的逻辑列的长链接总数最少；3)基于分治与长链接数的混成重构算法(SCA_03)，该算法将某一区域内的最长逻辑列剔除，且尽可能将剩余逻辑列均匀分布在物理阵列中。同时，本文对逻辑阵列的最大通讯延时给出了下界的求解算法。

【技术实现步骤摘要】

本专利技术涉及通信
，特别涉及一种面向通讯同步的多处理器阵列重构的算法。
技术介绍
随着超大规模集成电路(Very Large Scale Integrated,VLSI)和晶片规模集成(Wafer Scale Integration,WSI)技术的不断发展，单一芯片上能集成更多的处理器单元(Processing Elements,PEs)，但在制造和运行过程中PEs发生故障的可能性随之增加。故障种类包括PEs的物理损坏和其寿命不均造成的硬故障，以及超负荷而引起的PEs过热和被其他应用程序占用引起的软故障。尤其在某些特定的环境下会导致VLSI/WSI发生故障的可能性增大。例如空间飞行器中维护芯片较为困难且没有办法进行更换，因此在空间飞行器中装载的芯片很容易发生故障。所以几乎不可能保证系统内所有的处理器单元在它的工作时间内都是不发生故障的，而处理器的这些故障的发生也必然会影响整个系统的可靠性。因此，针对含有故障PEs的VLSI阵列，需要提出有效的容错技术，以提高系统的稳定性和可靠性。
技术实现思路
本专利技术的目的在于克服现有技术的缺点与不足，首次提出了如何构造用户所需大小的目标阵列及其实现同步通讯性能的优化问题，并针对该问题提出了三个启发式算法和一个计算最大通讯延时下界的算法。本专利技术的目的通过以下的技术方案实现：三个面向通讯同步的拓扑重构算法，是基于三种逻辑列的剔除策略，其主算法框架是一致的，包含以下步骤：S1、使用剔除策略对逻辑阵列的逻辑列进行剔除，剩余的逻辑列即目标阵列的初始阵列；S2、将剔除后生成的初始阵列进行LDP算法优化；S3、最后将优化后的阵列使用SPO算法进行同步性能的提升，作为我们的目标阵列。所述步骤S1中的剔除策略具体为：1)基于分治思想的均匀剔除、2)基于长链接数的贪心剔除和3)基于分治与长链接数的混成剔除。所述步骤S2的LDP算法是Wu Jigang等人在“Reconfiguration Algorithms for Power Efficient VLSI Subarrays with 4-Port Switches”论文中提出的一种基于动态规划思想的算法。所述步骤S3的SPO算法是张元瑞等人在“可重构阵列的同步性能优化算法”论文中提出的一个同步性能优化算法。最大通讯延时下界的求解算法如下，如图5所示：给定的逻辑阵列L＝{l1,l2,…,ls本文档来自技高网...

【技术保护点】
一种面向通讯同步的多处理器重构的方法，其步骤包括：S1、使用剔除策略对逻辑阵列的逻辑列进行剔除，剩余的逻辑列即目标阵列的初始阵列；S2、将剔除后生成的初始阵列进行LDP算法优化；S3、最后将优化后的阵列使用SPO算法进行同步性能的提升，作为目标阵列。

【技术特征摘要】
1.一种面向通讯同步的多处理器重构的方法，其步骤包括：S1、使用剔除策略对逻辑阵列的逻辑列进行剔除，剩余的逻辑列即目标阵列的初始阵列；S2、将剔除后生成的初始阵列进行LDP算法优化；S3、最后将优化后的阵列使用SPO算法进行同步性能的提升，作为目标阵列。2.根据权...

【专利技术属性】
技术研发人员：吴亚兰，武继刚，姜文超，刘竹松，
申请(专利权)人：广东工业大学，
类型：发明
国别省市：广东;44