用多阶段核化抑制填充特征制造技术

本发明专利技术涉及用多阶段核化抑制填充特征，描述了用钨填充特征的方法，以及相关的系统和装置，其涉及钨核化的抑制。在一些实施方式中，所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。方法包括执行多阶段抑制处理，其包括各阶段之间的间隔。在间隔期间，可以使等离子体源功率、衬底偏置功率、或处理气体流量中的一种或多种降低或者使其关闭。本文所述的方法可用于填充垂直特征，如钨通孔，以及水平特征，如垂直NAND(VNANA)字线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字线填充、垂直集成存储栅极和字线填充、以及使用通硅通孔的3‑D集成。

【技术实现步骤摘要】

本专利技术总体上涉及半导体处理领域，更具体地涉及用多阶段核化抑制填充特征。
技术介绍
使用化学气相沉积(CVD)技术进行导电材料的沉积是许多半导体制造工艺的必不可少的部分。这些材料可用于水平互连、相邻金属层之间的通孔、第一金属层和硅衬底上装置之间的触点、以及高深宽比特征。在常规钨沉积工艺中，在沉积室中将衬底加热至预定工艺温度，并且沉积含钨材料的薄层，所述含钨材料的薄层用作种子层或核化层。此后，将剩余的含钨材料(主体层)沉积到核化层上。通常，含钨材料由六氟化钨(WF6)与氢气(H2)的还原反应形成。使含钨材料沉积在衬底的包括特征和场区的整个暴露表面区域之上。将含钨材料沉积到小的并且尤其是高深宽比的特征中可造成在经填充的特征内部形成接缝和空隙。大接缝可导致高电阻、污染、经填充的材料的损耗，并且另外使集成电路的性能降低。例如，接缝可在填充处理之后延伸接近场区，然后在化学－机械平坦化期间打开。
技术实现思路
在一个方面，提供了一种抑制在衬底上的特征的方法。所述方法可包括：提供包括特征的衬底，所述特征具有一个或多个特征开口和特征内部；并且执行多阶段抑制处理，所述多阶段抑制处理包括至少在第一阶段和第二阶段中使所述特征暴露于由处理气体产生的等离子体，其中在所述第一阶段和所述第二阶段之间具有间隔，其中在所述间隔期间使等离子体源功率、衬底偏置、或处理气体流速中的一种或多种降低，并且其中所述抑制处理优先抑制在特征开口处的金属的核化。在一些实施方式中，在所述间隔期间关闭所述等离子体源功率、衬底偏置、或处理气体流速。所述多阶段抑制处理可包括在向所述衬底施加偏置的同时，使所述特征暴露于直接等离子体。在一些实施方式中，所述等离子体含有氮、氢、氧和碳中的一种或多种的活化物质。在一些实施方式中，所述等离子体可以是基于氮的(nitrogen-based)或基于氢的(hydrogen-based)等离子体。在特征中的多阶段抑制处理可包括使所述特征暴露于远程产生的等离子体。远程产生的等离子体可以是基于自由基的等离子体，其中所述特征只有很少离子暴露或者没有离子暴露。在一些实施方式中，在多阶段抑制处理之前将钨层沉积在特征中。在一些实施方式中，多阶段抑制处理包括处理特征的金属氮化物表面。在一些实施方式中，该方法包括，在多阶段抑制处理之后，根据由多阶段抑制处理形成的抑制轮廓选择性地将钨沉积在特征中。该方法还可以包括使多阶段抑制处理和选择性沉积的循环重复一次或多次以填充特征。多阶段抑制处理可以在不蚀刻特征中的材料的情况下进行。另外，在一些实施方式中，特征填充也可以在不蚀刻特征中的材料的情况下进行。在一些实施方式中，特征是3-D结构的一部分。至少特征中的收缩部可以优先被抑制。在一些实施方式中，在多阶段抑制处理之前、之后或期间可以进行去抑制处理。根据各种实施方式，在所述第一阶段期间的等离子体源功率、衬底偏置功率、处理气体流量、以及室压强中的一种与在所述第二阶段期间的不同。另一个方面涉及一种填充特征的方法，所述方法包括：提供包括特征的衬底，所述特征具有一个或多个特征开口和特征内部；并且在两个或多个阶段中执行多阶段抑制处理，其中在各阶段之间具有间隔，使得沿特征轴线存在差别抑制轮廓；以及根据经修饰的差别抑制轮廓选择性地将钨沉积在特征中。具体而言，本专利技术的一些方面可以描述如下：1.一种方法，其包括：提供包括特征的衬底，所述特征具有一个或多个特征开口和特征内部；并且执行多阶段抑制处理，所述多阶段抑制处理包括至少在第一阶段和第二阶段中使所述特征暴露于由处理气体产生的等离子体，其中在所述第一阶段和所述第二阶段之间具有间隔，其中在所述间隔期间使等离子体源功率、衬底偏置、或处理气体流速中的一种或多种降低，并且其中所述抑制处理优先抑制在特征开口处的金属的核化。2.根据条款1所述的方法，其中所述多阶段抑制处理包括在向所述衬底施加偏置的同时，使所述特征暴露于直接等离子体。3.根据条款1所述的方法，其中所述等离子体含有氮活化物质、氢活化物质、氧活化物质和碳活化物质中的一种或多种。4.根据条款1所述的方法，其中所述等离子体是基于氮的或基于氢的等离子体。5.根据条款1所述的方法，其中在所述特征中的所述多阶段抑制处理包括使所述特征暴露于远程产生的等离子体。6.根据条款1所述的方法，其还包括在所述多阶段抑制处理之前将钨层沉积在特征中。7.根据条款1所述的方法，其还包括，在所述多阶段抑制处理之后，根据由所述多阶段抑制处理形成的抑制轮廓选择性地将钨沉积在所述特征中。8.根据条款1所述的方法，其中所述多阶段抑制处理包括处理所述特征的金属氮化物表面。9.根据条款1所述的方法，其中所述多阶段抑制处理在不蚀刻所述特征中的材料的情况下进行。10.根据条款1所述的方法，其中所述特征填充在不蚀刻所述特征中的材料的情况下进行。11.根据条款1所述的方法，其中所述特征是3-D结构的一部分。12.根据条款7所述的方法，其还包括使所述多阶段抑制处理和选择性沉积的循环重复一次或多次以填充所述特征。13.根据条款1所述的方法，其中至少所述特征中的收缩部优先被抑制。14.根据条款1所述的方法，其中在所述第一阶段期间的等离子体源功率、衬底偏置功率、处理气体流量、以及室压强中的一种不同于在所述第二阶段期间的。15.一种方法，其包括：提供包括特征的衬底，所述特征具有一个或多个特征开口和特征内部，在两个或多个阶段中执行多阶段抑制处理，其中在各阶段之间具有间隔，使得沿特征轴线存在差别抑制轮廓；以及根据经修饰的差别抑制轮廓选择性地将钨沉积在所述特征中。16.根据条款15所述的方法，其中所述多阶段抑制处理包括等离子体处理以及调节离子体源功率、偏置功率、处理气体流量、以及室压强中的一种或多种。17.根据条款15所述的方法，其中所述多阶段抑制处理包括在向所述衬底施加偏置的同时，使所述特征暴露于直接等离子体。18.根据条款15所述的方法，其中所述多阶段抑制处理包括使所述特征暴露于远程产生的等离子体。19.根据条款15所述的方法，其还包括在所述多阶段抑制处理之前将钨层沉积在所述特征中。20.根据条款15所述的方法，其还包括，在选择性地将钨沉积在所述特征中之后，将钨沉积在所述特征中以完成特征填充。这些和其它方面在下文参照附图进行更充分地描述。附图说明图1A-1G示出可根据本文所述的工艺填充的各种结构的实例。图2A-2C为示出用钨填充特征的方法中的某些操作的工艺流程图。图2D是示出生长延迟时间(抑制后)与抑制处理之前所沉积的钨层厚度的函数关系的曲线图。图3A-3C是示出在选择性抑制方法中的某些操作的工艺流程图。图3D是示出抑制调节与抑制前暴露于空气的持续时间的函数关系的曲线图。图4A-4E是示出在将衬底暴露于基于氮的等离子体或其它抑制化学品且在钨沉积之前处理衬底的某些操作的工艺流程图。图4F是示出抑制调节与抑制后退火持续时间的函数关系的曲线图。图4G是比较各种去抑制处理的效果的曲线图，其中处理A为对照(无抑制沉积)。图4H示出了电阻率与由图4G的每种处理所沉积的钨膜的厚度的函数关系。图5A-5C是示出在包括去抑制操作的钨特征填充方法中的某些操作的工艺流程图。图5D、图6和图7是示出在特征填充的各个阶段下的特征的示意图。图8示出了用于多本文档来自技高网...

【技术保护点】
一种方法，其包括：提供包括特征的衬底，所述特征具有一个或多个特征开口和特征内部；并且执行多阶段抑制处理，所述多阶段抑制处理包括至少在第一阶段和第二阶段中使所述特征暴露于由处理气体产生的等离子体，其中在所述第一阶段和所述第二阶段之间具有间隔，其中在所述间隔期间使等离子体源功率、衬底偏置、或处理气体流速中的一种或多种降低，并且其中所述抑制处理优先抑制在特征开口处的金属的核化。

【技术特征摘要】
2015.05.18 US 62/163,306;2016.05.16 US 15/156,1291.一种方法，其包括：提供包括特征的衬底，所述特征具有一个或多个特征开口和特征内部；并且执行多阶段抑制处理，所述多阶段抑制处理包括至少在第一阶段和第二阶段中使所述特征暴露于由处理气体产生的等离子体，其中在所述第一阶段和所述第二阶段之间具有间隔，其中在所述间隔期间使等离子体源功率、衬底偏置、或处理气体流速中的一种或多种降低，并且其中所述抑制处理优先抑制在特征开口处的金属的核化。2.根据权利要求1所述的方法，其中所述多阶段抑制处理包括在向所述衬底施加偏置的同时，使所述特征暴露于直接等离子体。3.根据权利要求1所述的方法，其中所述等离...

【专利技术属性】
技术研发人员：王徳齐，阿南德·查德拉什卡，拉什纳·胡马雍，米卡尔·达内克，
申请(专利权)人：朗姆研究公司，
类型：发明
国别省市：美国;US