绝缘体上半导体构造中的电熔丝制造技术

本发明专利技术涉及绝缘体上半导体构造中的电熔丝，具体涉及一种形成具有熔丝的半导体装置的方法，包括：提供绝缘体上半导体(SOI)结构，其中该绝缘体上半导体结构包括绝缘层以及形成于该绝缘层上的半导体层；形成增高半导体区于该半导体层上并邻近该半导体层的中间部分；执行硅化制程于该半导体层的该中间部分及该增高半导体区，以形成硅化半导体层及硅化增高半导体区。

【技术实现步骤摘要】

本专利技术系关于集成电路(integrated circuit)，尤其系关于绝缘体上半导体(SOI)装置，更尤其是相关于形成在绝缘体上半导体构造中的电熔丝。
技术介绍
形成于半导体晶圆上的集成电路通常包括大量的电路元件以构成电子电路。除了主动装置例如是场效电晶体或/及双极电晶体，集成电路可包括被动元件例如电阻、电导及/或电容。特别是在制造复杂集成电路过程中使用的CMOS技术，数以百万计的电晶体，也就是N通道电晶体与P通道电晶体，是形成在具有晶化半导体层的基材上。场效电晶体，不论是就N通道电晶体或是P通道电晶体而言，通常包括所谓的PN接点是透过高掺杂区域的介面形成，称之为汲极及源极区，以及微掺杂或是非掺杂区域如通道区，设置在高掺杂区之间。于场效电晶体中，通道区的导电性，也就是导电通道的驱动电流能力，是由邻近通道区并由薄绝缘层隔离开的闸极电极所控制。通道区的导电性，由于适当控制电压施加到闸极电极所形成的导电通道，除了其它因素外，取决于掺杂物浓度、电荷载体的流动性、在通道区于电晶体宽度方向上给定的延伸，以及源极与汲极之间的距离，又称为通道长度。因此，于施加控制电压到闸极电极时，结合快速制造导电通道于绝缘层下的能力，通道区的导电性实质上影响MOS电晶体的性能。因此，当制造通道的速度，其取决于闸极电极的导电性，而通道电阻实质上影响电晶体特征，通道长度的比例(scaling)在促使集成电路操作速度的增加上系为主要的设计条件。为了改善产品良率，已发展技术如修剪(trimming)或电性排除已不再运作的电路块。此项技术特别运用于记忆体阵列的制程，其透过将多余电路块整合到主要集成电路中，并在缺陷电路部分被侦测到时
被制动。换句话说，此缺陷电路块可透过熔断熔丝或一组熔丝被修剪或电性排除，此些熔丝可在开启形态下电性切断缺陷块与主电路的连接。因此，即便是在芯片已经制作完成后，在以动态方式将集成电路重新程式化也变得有可能。电熔丝(e-fuses；于此熔丝或电熔丝是可交替使用)可被用于复杂集成电路如重要机制以允许改变特定电路部分的性能，以因应其他电路部分的性能。例如，在制程完成之后及/或使用半导体装置时，当特定主要的电路部分不再符合相应的性能要求十，藉此要求调整特定主要的电路部分，如重新调整内部电压供应，藉此重新调整整体电路速度或其他。一旦要求提供所需的电路调整时，半导体装置中装设的电熔丝即代表可被制动的电子开关。因此，电熔丝可被视为具有高电阻状态，其通常代表可程式化状态，或是具有低电阻状态，其代表电熔丝非可程式化状态。由于电熔丝在整个集成电路的表现上具有显著影响，因此必须保证其可程式化及非可程式化状态下的可靠侦测。此外，考量到由于一般而言这些电熔丝在半导体装置寿命周期上仅可被制动一次，必须有相对应的程式化行为以确保产生所需要的电熔丝可程式状态，以提供装置操作寿命周期良好的定义条件。电熔丝的可程式化通常牵涉到电压脉冲的应用，其反过来感应足够电流密度的电流脉冲以促使熔丝特定部分的永久变化。因此，熔丝的电性表现及用以提供电流与电压给熔丝的相对应导体必须被精准地定义以获取熔丝可靠的可程式状态。为此目的，多晶硅(polysilicon)习知上用于熔丝体，例如与金属硅化物(metal silicide)结合，在电流脉冲导致的电迁移效应(electromigration effects)并结合其他效应如显著的热产生，可能导致永久线劣质化，使熔丝体产生高欧姆(high-ohmic)状态。然而，在急剧降低尺寸过程中，举例来说，在低于28纳米或更甚低于22纳米时，就超大规模集成(Very Large Scale Integrated,VLSI)电路CMOS技术而言，习知电熔丝的制作证明实为非常复杂且具有高失败风险。此外，习知制作电熔丝需要相对大的区域，而电熔丝在后端制成(back end-of-line,Beol)堆中会受限于相对高电流的需求以
将熔丝熔断。更甚者，习知制作电熔丝的制程不容易被整合在制作具有高K值金属闸极(High-K Metal Gate,HKMG)电晶体装置的全空乏(fully depleted)绝缘体上半导体装置的制程流中。因此，本揭露提供一种制作电熔丝的方法，更容易整合至先进的超大规模集成CMOS制程中，并提供具有简易设计及相较于习知更为可靠操作的电熔丝。
技术实现思路
下文介绍简化的
技术实现思路
，用以对本专利技术的若干态样有基本的了解。本摘要不是本专利技术的详尽概观。目的在于识别本专利技术的主要或关键组件，或叙述本专利技术的范畴。其唯一目的在于以简化形式介绍若干概念，作为下文所述更详细说明的引言。一种形成具有熔丝的半导体装置的方法，包括：提供绝缘体上半导体(Semiconductor-on-insulater,SOI)结构，其中该绝缘体上半导体结构包括绝缘层以及形成于该绝缘层上的半导体层(如包括或由硅组成)；形成增高半导体区(例如包括或由硅或硅锗组成)于该半导体层上并邻近该半导体层的中间部分；执行硅化制程于该半导体层的该中间部分及该增高半导体区，以形成(例如全部的)硅化半导体层及硅化增高半导体区。于绝缘层上的硅化半导体层功能如熔丝，其与硅化增高半导体区接触。另一示例为一种形成具有熔丝及场效电晶体(FET)的半导体之方法，包括下列步骤，尤其是根据引述次序执行：形成隔离区在具有半导体层的绝缘体上半导体(SOI)结构中，藉由该隔离区之区隔以定义出熔丝区域及场效电晶体区域；于该熔丝区域中，形成第一遮罩层于该绝缘体上半导体结构上，以仅覆盖该绝缘体上半导体结构的该半导体层；于该场效电晶体区域中，形成闸极结构及侧壁间隔物于该闸极结构的侧壁；于该熔丝区域中，形成第二遮罩层于该第一遮罩层(同时曝露其部分)及该半导体层的中间部分；移除该第二遮罩层暴露的该第一遮罩层的部分；形成增高半导体区于该半导体层上并邻近该半导体层的该中间部分，并同时保留该第二遮罩层；于该场效电晶体区域形成增高源极及汲极区；移除该第二遮罩层；以及硅化该增高半导
体区、该熔丝区域中的该半导体层的该中间部分、及该场效电晶体区域中的该增高源极及汲极区。该半导体层的该中间部分可在硅化过程中被完全硅化。更进一步，提供一种包括熔丝与场效电晶体的半导体装置。熔丝形成在绝缘体上半导体晶圆的第一区域，而场效电晶体形成于由隔离区所区隔的该绝缘体上半导体晶圆的第二区域。该绝缘体上半导体结构包括位在绝缘层上的半导体层。绝缘体上半导体结构更包括，在该第一区域中，该半导体层的硅化(例如完全硅化)部分及其连接的硅化增高半导体区。绝缘体上半导体结构于该第二区域中更包括通道区，其包括部分的该半导体层、形成于该通道层上的介电层、形成于该介电层上的闸极结构以及硅化增高源极及汲极区。除此之外，根据示例实施例，半导体装置包括电熔丝，其系由包括硅并形成在绝缘层上半导体层的全硅化部分形成且连接第一硅化增高半导体层及第二硅化增高半导体层，该第一硅化增高半导体层形成于该半导体层的第一非硅化部分上，该第二硅化增高半导体层形成于该半导体层的第二非硅化部分上。上述实施例中，增高半导体层区的厚度超过半导体层的中间部分的厚度(及，例如，所提供SOI结构的整个半导体层的厚度)。附图说明本揭露借由附图的图标中的本文档来自技高网...

【技术保护点】
一种形成具有熔丝(fuse)的半导体装置之方法，包括：提供绝缘体上半导体(Semiconductor‑on‑insulater,SOI)结构，其中该绝缘体上半导体结构包括绝缘层以及形成于该绝缘层上的半导体层；形成增高半导体区于该半导体层上并邻近该半导体层的中间部分；以及执行硅化制程于该半导体层的该中间部分及该增高半导体区，以形成硅化半导体层及硅化增高半导体区。

【技术特征摘要】
2015.05.21 US 14/718,5021.一种形成具有熔丝(fuse)的半导体装置之方法，包括：提供绝缘体上半导体(Semiconductor-on-insulater,SOI)结构，其中该绝缘体上半导体结构包括绝缘层以及形成于该绝缘层上的半导体层；形成增高半导体区于该半导体层上并邻近该半导体层的中间部分；以及执行硅化制程于该半导体层的该中间部分及该增高半导体区，以形成硅化半导体层及硅化增高半导体区。2.如权利要求1所述之方法，更包括在该绝缘体上半导体结构中形成隔离区，用以区隔该硅化半导体层及该硅化增高半导体区所在的区域以及另一区域，更包括形成电晶体装置在该另一区域。3.如权利要求2所述之方法，其中形成该电晶体装置包括形成闸极堆及侧壁间隔物于该闸极堆的侧壁，及更包括，在形成该增高半导体区前及形成该闸极堆及该侧壁间隔物后，形成遮罩层于该半导体层上。4.如权利要求2所述之方法，其中形成该电晶体装置包括形成闸极堆、侧壁间隔物于该闸极堆的侧壁及增高源极及汲极区，及更包括，在形成该增高半导体区及该增高源极及汲极区前，及形成该闸极堆及该侧壁间隔物后，形成遮罩层于该半导体层上。5.如权利要求1所述之方法，更包括形成附加的绝缘层于该硅化半导体层及该硅化增高半导体区上，形成开口在该附加的绝缘层中并延伸到该硅化增高半导体区，并以导电接触材料填满该开口。6.如权利要求1所述之方法，其中该半导体层包括硅，而该增高半导体区是由具有硅及硅锗(silicon-germanium)其中之一的半导体
\t材料经磊晶成长(epitaxial growth)所形成。7.如权利要求1所述之方法，其中该绝缘层具有小于30纳米(nm)的厚度，该半导体层的该中间部分具有小于20纳米的厚度。8.一种形成具有熔丝及场效电晶体(FET)的半导体之方法，包括：形成隔离区在具有半导体层的绝缘体上半导体(SOI)结构中，藉由该隔离区之区隔以定义出熔丝区域及场效电晶体区域；形成第一遮罩层于该熔丝区域中的该绝缘体上半导体结构上，以仅覆盖该绝缘体上半导体结构的该半导体层；于该场效电晶体区域中，形成闸极结构及侧壁间隔物于该闸极结构的侧壁；形成第二遮罩层于该第一遮罩层上及该半导体层于该熔丝区域中的中间部分；移除该第二遮罩层暴露的该第一遮罩层的部分；形成增高半导体区于该半导体层上并邻近该半导体层的该中间部分，并同时保留该第二遮罩层；形成增高源极及汲极区于该场效电晶体区域中；移除...

【专利技术属性】
技术研发人员：J·霍恩切尔，P·巴尔斯，HP·莫尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY