零欧姆电阻及布线结构制造技术

本实用新型专利技术公开了零欧姆电阻及布线结构，零欧姆电阻，应用于印制电路板中，所述印制电路板包括：一第一贴装区域，用以贴装一第一元器件；一第二贴装区域，用以贴装一第二元器件；所述零欧姆电阻包括：与所述第一贴装区域及所述第二贴装区域连接的第一导电区；与所述第一贴装区域连接的第二导电区，所述第一导电区与所述第二导电区部分重叠；所述第一导电区和所述第二导电区均形成于所述印制电路板的导电层上。布线结构通过采用零欧姆电阻与相应的元器件组成的元器件反馈回路，达到了防止走线时出错的效果，且无需贴装零欧姆电阻，在减少了元器件的同时减少了摆件面积及PCB的面积。

【技术实现步骤摘要】

本技术涉及印制电路板(Printed Circuit Board，简称PCB)领域，尤其涉及一种零欧姆电阻及布线结构。
技术介绍
目前的表面贴装技术(Surface Mount Technology，SMT)在生产行业中对研发及加工制作的要求越来越严格。PCB体积小，精密度高，且结构紧凑是电子行业发展的一大趋势。在PCB电路设计中，同一个网络往往需要走多个分支路径以分别连接不同的元器件，这些分支路径根据技术要求，有些需要靠近输入端引出，有些则需要从输出端引出。由于是同一网络，因此，在实际走线时容易造成混淆。一般情况下，设计人员会在原理图中的不同分支路径增加零欧姆电阻从而独立分支网络以进行标示，根据需要将零欧姆电阻放置在输入端或输出端，以防止走线时出错，但是这种做法不仅增加了物料，及摆件面积，还增加了PCB的面积。
技术实现思路
针对现有的PCB电路存在的上述问题，现提供一种旨在实现可
减少物料以及摆件面积的零欧姆电阻及布线结构。具体技术方案如下：一种零欧姆电阻，应用于印制电路板中，所述印制电路板包括：一第一贴装区域，用以贴装一第一元器件；一第二贴装区域，用以贴装一第二元器件；所述零欧姆电阻包括：与所述第一贴装区域及所述第二贴装区域连接的第一导电区；与所述第一贴装区域连接的第二导电区，所述第一导电区与所述第二导电区部分重叠；所述第一导电区和所述第二导电区均形成于所述印制电路板的导电层上。优选的，所述第一导电区通过第一导线部连接所述第一贴装区域和所述第二贴装区域，所述第一导线部形成于所述印制电路板的导电层上。优选的，所述第二导电区通过第二导线部连接所述第一贴装区域，所述第二导线部形成于所述印制电路板的导电层上。优选的，所述第一导电区的宽度在0.08mm至0.12mm之间。优选的，所述第一导电区的长度在0.18mm至0.22mm之间。优选的，所述第二导电区的宽度在0.08mm至0.12mm之间。优选的，所述第二导电区的长度在0.18mm至0.22mm之间。一种布线结构，包括上述的零欧姆电阻，还包括：一第一贴装区域，用以贴装一第一元器件；一第二贴装区域，用以贴装一第二元器件；所述零欧姆电阻设置于所述第一贴装区域与所述第二贴装区域之间，且临近所述第二贴装区域。优选的，所述第一贴装区域至少包括一第一焊盘和一第二焊盘，所述第一元器件至少包括一第一引脚和一第二引脚，所述第一焊盘与所述第一引脚匹配连接，所述第二焊盘与所述第二引脚匹配连接，所述第一焊盘通过所述第一导线部与所述第一导电区连接，所述第二焊盘通过所述第二导线部与所述第二导电区连接。优选的，所述第二贴装区域至少包括一第三焊盘，所述第二元器件至少包括一第三引脚，所述第三焊盘与所述第三引脚匹配连接，所述第三焊盘通过所述第一导线部与所述第一导电区连接。上述技术方案的有益效果：1)通过本技术方案中的零欧姆电阻达到了防止走线时出错的效果，且无需贴装零欧姆电阻器件；2)布线结构通过采用零欧姆电阻与相应的元器件组成的元器件反馈回路，达到了防止走线时出错的效果，且无需贴装零欧姆电阻，在减少了元器件的同时减少了摆件面积及PCB的面积。附图说明图1为印制电路板的元器件反馈回路的原理图；图2为现有的印制电路板的元器件反馈回路的结构图；图3为现有的零欧姆电阻的结构示意图；图4为本技术的布线结构的一种实施例的结构示意图；图5为本技术的零欧姆电阻的结构示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本技术作进一步说明，但不作为本技术的限定。本技术基于如下发现：如图1-3所示，现有的印制电路板的元器件反馈回路包括第一元器件A和第二元器件B，第一元器件A可用于为第二元器件B供电，并将电压反馈回第一元器件A以控制输出电压的幅度，电路的原理图如图1所示，第一元器件A的第一引脚Pin1、第二引脚Pin3和第二元器件B的第三引脚Pin2属于同一反馈网络NET1。在PCB走线时很容易发生第一元器件A的第二引脚Pin3的反馈线从第一元器件A的第一引脚Pin1上直接走线，而不是第二元器件B的第三引脚Pin2，当第一元器件A、第二元器件B距离较远时，电流较大，将导致第二元器件B实际得到的电压与预设电压产生较大
误差，为了避免走线错误及产生电压误差，需在第二元器件B靠近第三引脚Pin2处增加一定位零欧姆电阻R1(如图2-3所示)从而形成反馈网络NET2，将零欧姆电阻R1设置于靠近第二元器件B即可避免上述问题，但是增加了物料以及摆件面积。基于上述问题，本技术旨在提供一种可减少物料以及摆件面积的零欧姆电阻及布线结构。如图1，4，5所示，一种零欧姆电阻，应用于印制电路板中，印制电路板包括：一第一贴装区域3，用以贴装一第一元器件A；一第二贴装区域4，用以贴装一第二元器件B；零欧姆电阻包括：与第一贴装区域3及第二贴装区域4连接的第一导电区1；与第一贴装区域3连接的第二导电区2，第一导电区1与第二导电区2部分重叠即重叠区域5；第一导电区1和第二导电区2均形成于印制电路板的导电层上。在本实施例中，通过零欧姆电阻与相应的元器件组成的元器件反馈回路，达到了防止走线时出错的效果，且无需贴装零欧姆电阻，在减少了元器件的同时减少了摆件面积及PCB的面积。在优选的实施例中，第一导电区1通过第一导线部11连接第一贴装区域3和第二贴装区域4，第一导线部11形成于印制电路板的导电层上。在优选的实施例中，第二导电区2通过第二导线部21连接第一
贴装区域3，第二导线部21形成于印制电路板的导电层上。在优选的实施例中，第一导电区1的宽度在0.08mm至0.12mm之间。第一导电区1的长度在0.18mm至0.22mm之间。于上述技术方案基础上，进一步的，第一导电区1的长度为0.2mm，宽度为0.1mm时尺寸最优。在优选的实施例中，第二导电区2的宽度在0.08mm至0.12mm之间。第二导电区2的长度在0.18mm至0.22mm之间。于上述技术方案基础上，进一步的，第二导电区2的长度为0.2mm，宽度为0.1mm时尺寸最优。一种布线结构，包括零欧姆电阻，还包括：一第一贴装区域3，用以贴装一第一元器件A；一第二贴装区域4，用以贴装一第二元器件B；零欧姆电阻设置于第一贴装区域3与第二贴装区域4之间，且临近第二贴装区域4。在本实施例中，第一元器件A、第二元器件B和零欧姆电阻顺次构成元器件反馈回路。采用零欧姆电阻与相应的元器件组成的元器件反馈回路，达到了防止走线时出错的效果，且无需贴装零欧姆电阻，在减少了元器件的同时减少了摆件面积及PCB的面积。在优选的实施例中，第一贴装区域3至少包括一第一焊盘31和一第二焊盘32，第一元器件A至少包括一第一引脚Pin1和一第二引
脚Pin3，第一焊盘31与第一引脚Pin1匹配连接，第二焊本文档来自技高网...

【技术保护点】
一种零欧姆电阻，应用于印制电路板中，其特征在于，所述印制电路板包括：一第一贴装区域，用以贴装一第一元器件；一第二贴装区域，用以贴装一第二元器件；所述零欧姆电阻包括：与所述第一贴装区域及所述第二贴装区域连接的第一导电区；与所述第一贴装区域连接的第二导电区，所述第一导电区与所述第二导电区部分重叠；所述第一导电区和所述第二导电区均形成于所述印制电路板的导电层上。

【技术特征摘要】
1.一种零欧姆电阻，应用于印制电路板中，其特征在于，所述印制电路板包括：一第一贴装区域，用以贴装一第一元器件；一第二贴装区域，用以贴装一第二元器件；所述零欧姆电阻包括：与所述第一贴装区域及所述第二贴装区域连接的第一导电区；与所述第一贴装区域连接的第二导电区，所述第一导电区与所述第二导电区部分重叠；所述第一导电区和所述第二导电区均形成于所述印制电路板的导电层上。2.如权利要求1所述的零欧姆电阻，其特征在于，所述第一导电区通过第一导线部连接所述第一贴装区域和所述第二贴装区域，所述第一导线部形成于所述印制电路板的导电层上。3.如权利要求1所述的零欧姆电阻，其特征在于，所述第二导电区通过第二导线部连接所述第一贴装区域，所述第二导线部形成于所述印制电路板的导电层上。4.如权利要求1所述的零欧姆电阻，其特征在于，所述第一导电区的宽度在0.08mm至0.12mm之间。5.如权利要求1所述的零欧姆电阻，其特征在于，所述第一导电区的长度在0.18mm至0.22mm之间。6.如权利要求1所述的零欧姆电阻，其特征在于，所述...

【专利技术属性】
技术研发人员：肖微，
申请(专利权)人：上海斐讯数据通信技术有限公司，
类型：新型
国别省市：上海;31