动态随机存取存储装置的制造方法制造方法及图纸

本发明专利技术提供了一种动态随机存取存储装置的制造方法，包括在一基底上形成彼此隔开的两个掩膜层。在具有掩膜层的基底上顺应性形成一材料层，使材料层于掩膜层之间形成一凹陷区。在凹陷区的相对的侧壁上形成两个间隙壁，以在间隙壁之间定义出一第一区且在间隙壁与掩膜层之间定义出两个第二区。以掩膜层及间隙壁作为蚀刻掩膜进行多重蚀刻制造工艺，以在第一区及第二区的基底内对应形成一第一沟槽及两个第二沟槽，其中第一沟槽的深度深于第二沟槽的深度。在第一沟槽内填入一虚设栅极层及在第二沟槽内分别填入一栅极层。本发明专利技术可改善相邻存储装置之间字线干扰的现象。

【技术实现步骤摘要】

本专利技术是有关于一种半导体技术，特别是关于一种动态随机存取存储装置的制造方法。
技术介绍
随着技术的演进，动态随机存取存储装置的尺寸持续微缩化，使其密度越来越高，且各个存储装置更加接近彼此。如此一来，存储装置内产生的电荷容易泄漏至相邻的存储装置而发生位翻转(bit flip)现象，进而造成错误信号。这个现象称为字线干扰(Row hammer)。图1绘示出一现有动态随机存取存储装置的剖面示意图。动态随机存取存储装置包括一虚设字线(dummy word line)14及两个一般字线12，设置于一基底10中。虚设字线14的结构通常与一般字线12相同。再者，一般字线12之间的基底10以及一般字线12与虚设字线14之间的基底10分别设置掺杂区18及掺杂区19，其中掺杂区18通过位线接触窗20与位线22电连接，且掺杂区19通过电容接触窗24与存储电容26电连接。在动态随机存取存储装置操作过程中，为了写入/擦除的需要，会于相邻一般字线12中的一者反复施加偏压及停止施加偏压。于施加偏压时，会有电子累积于一般字线12上，如图1所示。于停止施加偏压时，电子会朝不同的方向散布，例如A、B及C方向。对于B方向来说，电子会散布至基底10中，其对于存储装置的影响较小。对于A方向来说，电子越过相邻一般字线12的另一者并通过位于A方向的掺杂区19再进入存储电容26中，造成字线干扰。然而，可以通过于相邻一般字线12间的掺杂区18下方形成一深掺杂区(未绘示)，以阻挡A方向的电子进而防止所述区的字线干扰现象。而对于C方向来说，由于动态随机存取存储体装置制造工艺及结构的限制，故/>无法于C方向的掺杂区19下方形成一深掺杂区。据此，现有的解决方式是对虚设字线14施以一负偏压(例如，-0.5V)以阻断电子的散布路径，进而改善相邻存储装置的字线干扰现象。然而，由于虚设字线14的负偏压会引起漏电流(例如，栅极诱发漏极泄漏电流，gated-induce drain leakage(GIDL))，因此对动态随机存取存储装置的再新时间(refresh time)造成不良的影响。有鉴于此，业界需要一种新的动态随机存取存储装置及其制作方法，以改善上述的问题。
技术实现思路
本专利技术的目的是提供一种动态随机存取存储装置的制造方法，以改善上述一项或多项缺失。本专利技术一实施例提供一种动态随机存取存储装置的制造方法，包括：在一基底上形成彼此隔开的两个掩膜层；在具有掩膜层的基底上顺应性形成一材料层，使材料层于掩膜层之间形成一凹陷区；在凹陷区的相对的侧壁上形成两个间隙壁，以在间隙壁之间定义出一第一区且在间隙壁与掩膜层之间定义出两个第二区；以掩膜层及间隙壁作为蚀刻掩膜进行多重蚀刻制造工艺，以在第一区及第二区的基底内对应形成一第一沟槽及两个第二沟槽，其中第一沟槽的深度深于第二沟槽的深度；以及在第一沟槽内填入一虚设栅极层及在第二沟槽内分别填入一栅极层。本专利技术实施例中，第一沟槽的第一深度大于第二沟槽的第二深度，因此可利用在第一沟槽中的虚设栅极层施加负偏压来阻断从第二沟槽中的栅极层表面散布出来的电子通往相邻存储装置的路径，进而改善相邻存储装置之间字线干扰的现象。附图说明图1绘示出现有的动态随机存取存储装置的剖面示意图。图2绘示出根据本专利技术一实施例的动态随机存取存储装置的剖面示意图。图3A至3H绘示出根据本专利技术一实施例的动态随机存取存储装置的中间制造阶段平面示意图。图4A至4H分别绘示出图3A至3H中沿4-4’线的剖面示意图。图5A至5H分别绘示出于图3A至3H中沿5-5’线的剖面示意图。图6绘示出根据本专利技术一实施例的动态随机存取存储装置的剖面示意图。图7绘示出根据本专利技术一实施例的动态随机存取存储装置的剖面示意图。符号说明：10、400 基底；12 一般字线；14 虚设字线；16 绝缘层；18、19 掺杂区；20 位线接触窗；22 位线；24 电容接触窗；26 存储电容；28、402 浅沟槽隔离结构；404 主动区；406 氧化硅层；407 氮化硅层；408 蚀刻停止层；410 掩膜层；412 材料层；414 凹陷区；416 间隙壁；418 第一区；420 第二区；422 第一沟槽；424 第二沟槽；426 虚设栅极层；428 栅极层；430 栅极介电层；432 第一绝缘层；434 第二绝缘层；600、700 动态随机存取存储装置；w1 第一宽度；w2 第二宽度；D1 第一深度；D2 第二深度；D3 第一距离；D4 第二距离；S 位移。具体实施方式以下说明本专利技术实施例的动态随机存取存储装置制造方法。然而，可轻易了解本专利技术所提供的实施例仅用于说明以特定方法制作及使用本专利技术，并非用以局限本专利技术的范围。图2绘示根据本专利技术一实施例的动态随机存取存储装置实施例的剖面示意图，其中相同于图1的部件，是使用相同的标号并省略其说明。在本实施例中，存储装置的结构相似于图1所示的结构，不同之处在于将浅沟槽隔离结构28取代虚设字线14。浅沟槽隔离结构28包括氧化硅、氮化硅、氮氧化硅、其他合适材料或前述的组合。由于浅沟槽隔离结构28中的沟槽与设置一般字线12的沟槽并非于以同一制造工艺来制作，因此浅沟槽隔离层28的沟槽深度可深于设置一般字线12的沟槽的深度，藉以阻断图1所述于C方向的电子散布路径，进而降低字线干扰。然而，在上述的配置中，通常以光刻及蚀刻制造工艺先形成浅沟槽隔离结构28的沟槽，而在后续制造工艺步骤中再以光刻及蚀刻制造工艺形成用于设置一般字线12的沟槽。因此，后续形成的沟槽位置容易发生位移S而不同于原先设计，如图2所示。此位移S使一侧的掺杂区19的面积相对缩小而另一侧的掺杂区19的面积相对增加，造成具有相对较小面积的掺杂区19与电容接触窗24之间的接触面积减少，进而造成较高的接触电阻。为了改善上述问题，以下配合图3A至3H、图4A至4H及图5A至5H说明本发
明一实施例的动态随机存取存储装置的制作方法。其中，图3A至3H绘示出根据本专利技术一实施例的动态随机存取存储装置的中间制造阶段平面示意图，图4A至4H分别绘示出图3A至3H中沿4-4’线的剖面示意图，图5A至5H分别绘示出图3A至3H中沿5-5’线的剖面示意图。请参照图3A、图4A及图5A，提供一基底400，其包括硅或其他适合的半导体材料。在基底400中形成多个浅沟槽隔离结构结构402。浅沟槽隔离结构402的形成可包括：使用光刻制造工艺在基底400上定义出浅沟槽隔离结构402的形成区域、蚀刻上述形成区域而形成深沟槽、及以一或多个介电材料填充沟槽。通过浅沟槽隔离结构402定义出多个主动区404，以在后续制造工艺步骤中形成动态随机存取存储装置。请参照图3B、图4B及图5B，在基底400上形成彼此隔开的两个掩膜层410。在一实施例中，掩膜层410可包括一氧化硅层406及位于其上的一氮化硅层407。再者，可使用化学气相沉积形成氧化硅层406及氮化硅407。之后，可使用光刻制造工艺及蚀刻制造工艺对氮化硅层407及其下的氧化硅层406进行图案化，以形成彼此隔开的掩膜层410。上述蚀刻制造工艺包括：干蚀刻(例如，等离子蚀刻(plasma etching)、反应性离子蚀刻(reactive ion etching,RIE)或其他适合的蚀本文档来自技高网...

【技术保护点】
一种动态随机存取存储装置的制造方法，其特征在于，包括：在一基底上形成彼此隔开的两个掩膜层；在具有所述掩膜层的所述基底上顺应性形成一材料层，使所述材料层于所述掩膜层之间形成一凹陷区；在所述凹陷区的相对的侧壁上形成两个间隙壁，以在所述间隙壁之间定义出一第一区且在所述间隙壁与所述掩膜层之间定义出两个第二区；以所述掩膜层及所述间隙壁作为蚀刻掩膜进行多重蚀刻制造工艺，以在所述第一区及所述第二区的所述基底内对应形成一第一沟槽及两个第二沟槽，其中所述第一沟槽的深度深于所述第二沟槽的深度；以及在所述第一沟槽内填入一虚设栅极层及在所述第二沟槽内分别填入一栅极层。

【技术特征摘要】
1.一种动态随机存取存储装置的制造方法，其特征在于，包括：在一基底上形成彼此隔开的两个掩膜层；在具有所述掩膜层的所述基底上顺应性形成一材料层，使所述材料层于所述掩膜层之间形成一凹陷区；在所述凹陷区的相对的侧壁上形成两个间隙壁，以在所述间隙壁之间定义出一第一区且在所述间隙壁与所述掩膜层之间定义出两个第二区；以所述掩膜层及所述间隙壁作为蚀刻掩膜进行多重蚀刻制造工艺，以在所述第一区及所述第二区的所述基底内对应形成一第一沟槽及两个第二沟槽，其中所述第一沟槽的深度深于所述第二沟槽的深度；以及在所述第一沟槽内填入一虚设栅极层及在所述第二沟槽内分别填入一栅极层。2.如权利要求1所述的动态随机存取存储装置的制造方法，其特征在于，在形成所述材料层之前，还包括在所述掩膜层之间的所述基底上形成一蚀刻停止层。3.如权利要求2所述的动态随机存取存储装置的制造方法，其特征在于，所述多重蚀刻制造工艺包括：蚀刻所述材料层至露出位于所述第一区的所述蚀刻停止层；蚀刻位于所述第一区的所述蚀刻停止层至露出所述基底；蚀刻位于所述第一区的所述基底，且同时蚀刻位于所述第二区的所述材料层，以在所述第一区的所述基底内形成一开口，且露出位于所述第二区的所述蚀刻停止层；蚀刻位于所述第二区的所述蚀刻停止层至露出所述基底；蚀刻位于所述开口下方及所述第二区的所述基底，以在所述第一区及所述第二区的所述基底内形成所...

【专利技术属性】
技术研发人员：田中义典，江明崇，颜懋祥，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71