一种用于载波泄漏消除系统的多路选择器技术方案

本发明专利技术涉及一种用于载波泄漏消除系统的多路选择器，属于多路选择器技术领域。包括控制信号PHT和PHTN、管子M1～M10、直流偏置电压VBIAS0和VBIAS1、相位信号PHASE0和PHASE180、信号DIVP和DIVN，本发明专利技术根据控制信号PHT和PHTN电平的高低不同，选择不同电路信号输出。本发明专利技术可以将选择输出的信号用于读写器系统中下混频器的本振信号，实现载波泄漏消除系统读写器接收机PM噪声性能的改善。

【技术实现步骤摘要】

本专利技术涉及多路选择器
，尤其涉及一种用于载波泄漏消除系统的多路选择器。
技术介绍
对于无源UHF RFID系统，由于读写器接收机与发射机之间的隔离度有限，发射端载波信号会泄漏到接收端。一种新的载波泄漏消除系统利用定向耦合器，在读写器发射机输出端获得用于载波消除的参考信号源，该信号源通过正交信号发生器产生I/Q两路载波消除参考信号，与含有载波泄漏的射频标签信号一起通过矢量加法器处理，从而实现载波泄漏消除。系统中的多路选择器可以对经正交发生器产生的I/Q两路信号与频率综合器产生的I/Q两路输入信号实现选择输出的功能，多路选择器设计的好坏将影响到读写器接收机PM（相位调整）噪声性能的改善。
技术实现思路
针对现有技术中缺陷与不足的问题，本专利技术提出了一种用于载波泄漏消除系统的多路选择器，可以将选择输出的信号用于读写器系统中下混频器的本振信号，实现载波泄漏消除系统读写器接收机PM噪声性能的改善。本专利技术解决其技术问题所采用的技术方案是：一种用于载波泄漏消除系统的多路选择器，包括控制信号PHT和PHTN、管子M1～M10、直流偏置电压VBIAS0和VBIAS1、相位信号PHASE0和PHASE180、信号DIVP和DIVN,一路PHT与M5、M6相连，M6的漏端与M1、M2相连，PHTN与M7相连，M7与M6相连，VBIAS0加到M6栅极，PHASE0、PHASE180分别经电容C1、C2耦合到M1、M2的栅极，VBIAS1经电阻R1、R2分别加到M1、M2的栅极，M1、M2的漏端分别与输出端OUTP、OUTN相连；另一路 PHTN与M8、M9相连，M9的漏端与M3、M4相连，PHT与M10相连，M10与M9相连，VBIAS0加到M9栅极，DIVP、DIVN分别经电容C3、C4耦合到M3、M4的栅极，VBIAS1经电阻R3、R4分别加到M3、M4的栅极，M3、M4的漏端分别与输出端OUTP、OUTN相连；M6、M7、M9、M10的栅极分别接地。进一步的，所述控制信号PHT与PHTN电平高低不同。进一步的，所述M1、M2的漏端与M3、M4的漏端之间连有电源AVDD以及电阻R5、R6。本专利技术具有如下有益效果：本专利技术能够根据需要选择其中任意一路信号进行输出。附图说明图1为本专利技术电路示意图。具体实施方式下面结合具体实施例，进一步阐述本专利技术。应理解，这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。此外应理解，在阅读了本专利技术讲授的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。如图所示，一种用于载波泄漏消除系统的多路选择器，包括控制信号PHT和PHTN、管子M1～M10、直流偏置电压VBIAS0和VBIAS1、相位信号PHASE0和PHASE180、信号DIVP和DIVN,一路PHT与M5、M6相连，M6的漏端与M1、M2相连，PHTN与M7相连，M7与M6相连，VBIAS0加到M6栅极，PHASE0、PHASE180分别经电容C1、C2耦合到M1、M2的栅极，VBIAS1经电阻R1、R2分别加到M1、M2的栅极，M1、M2的漏端分别与输出端OUTP、OUTN相连；另一路 PHTN与M8、M9相连，M9的漏端与M3、M4相连，PHT与M10相连，M10与M9相连，VBIAS0加到M9栅极，DIVP、DIVN分别经电容C3、C4耦合到M3、M4的栅极，VBIAS1经电阻R3、R4分别加到M3、M4的栅极，M3、M4的漏端分别与输出端OUTP、OUTN相连；M6、M7、M9、M10的栅极分别接地。具体的，本专利技术通过使用反相器连接的控制信号PHT与PHTN实现对两路信号输入的选择功能。当PHT为高电平时，PHTN为低电平，M5导通、M7关断，直流偏置电压VBIAS0加到M6管栅极，M6管导通，相位信号PHASE0与PHASE180经M1管和M2管漏端输出；此时M8关断，M10管导通，M9管栅级电压被拉到地电位，M9管关断，信号DIVP与DIVN路径关断；同理当PHT为低电平时，PHTN为高电平时，信号DIVP与DIVN信号经M3管和M4管漏端输出，信号PHASE0与PHASE180路径关断。本专利技术对经正交发生器产生的I/Q两路信号与频率综合器产生的I/Q两路输入信号实现选择输出的功能，该输出信号用于读写器系统中下混频器的本振信号。系统通过该选择功能可以实现经正交发生器产生的载波同源信号与使用内部频率综合器产生的LO信号作为下混频器的本振信号时读写器接收机PM噪声性能的改善。本文档来自技高网...

【技术保护点】
一种用于载波泄漏消除系统的多路选择器，其特征在于：包括控制信号PHT和PHTN、管子M1～M10、直流偏置电压VBIAS0和VBIAS1、相位信号PHASE0和PHASE180、信号DIVP和DIVN,一路PHT与M5、M6相连，M6的漏端与M1、M2相连，PHTN与M7相连，M7与M6相连，VBIAS0加到M6栅极，PHASE0、PHASE180分别经电容C1、C2耦合到M1、M2的栅极，VBIAS1经电阻R1、R2分别加到M1、M2的栅极，M1、M2的漏端分别与输出端OUTP、OUTN相连；另一路 PHTN与M8、M9相连，M9的漏端与M3、M4相连，PHT与M10相连，M10与M9相连，VBIAS0加到M9栅极，DIVP、DIVN分别经电容C3、C4耦合到M3、M4的栅极，VBIAS1经电阻R3、R4分别加到M3、M4的栅极，M3、M4的漏端分别与输出端OUTP、OUTN相连；M6、M7、M9、M10的栅极分别接地。

【技术特征摘要】
1.一种用于载波泄漏消除系统的多路选择器，其特征在于：包括控制信号PHT和PHTN、管子M1～M10、直流偏置电压VBIAS0和VBIAS1、相位信号PHASE0和PHASE180、信号DIVP和DIVN,一路PHT与M5、M6相连，M6的漏端与M1、M2相连，PHTN与M7相连，M7与M6相连，VBIAS0加到M6栅极，PHASE0、PHASE180分别经电容C1、C2耦合到M1、M2的栅极，VBIAS1经电阻R1、R2分别加到M1、M2的栅极，M1、M2的漏端分别与输出端OUTP、OUTN相连；另一路 PHTN与M8、M9相连，M9的漏端与M...

【专利技术属性】
技术研发人员：陈磊，
申请(专利权)人：池州睿成微电子有限公司，
类型：发明
国别省市：安徽;34