抑制双倍数据率同步动态随机存取存储器信号的电磁辐射干扰的电路结构制造技术

本发明专利技术提供一种抑制电磁辐射干扰的电路结构，应用于一双倍数据率同步动态随机存取存储器的存储器界面单元，包含：一第一导线，耦接至一参考电位；一第二导线，平行于该第一导线，耦接至该参考电位；一第三导线，介于该第一导线及该第二导线之间并且平行于该第一导线及该第二导线，用来传输一信号，其中该第一导线、第二导线与第三导线位于同一平面；以及一连接元件，具有两端点，其中一端点电性连接该第一导线，另一端点电性连接该第二导线，该连接元件跨越该第三导线且与该第三导线绝缘。

【技术实现步骤摘要】

抑制双倍数据率同步动态随机存取存储器信号的电磁辐射干扰的电路结构/Circuit structure to suppress electromagnetic interference of DDR SDRAM signals
本专利技术是关于抑制双倍数据率同步动态随机存取存储器(Double Data Rate Synchronous Dynamic Random Access Memory，以下简称DDR SDRAM)信号的电磁辐射干扰(electromagnetic interference，EMI)，尤其是关于抑制DDR SDRAM信号的电磁辐射干扰的电路结构。
技术介绍
电路板上的绕线往往是造成电磁辐射干扰的重要因素之一，而当DDR SDRAM的存储器界面单元(Memory Interface Unit,MIU)传输信号时引起电磁辐射干扰时，往往造成DDR SDRAM的效能下降，例如数据的传输速率降低，或是数据错误率升高等等。请参阅图1，其是已知DDR SDRAM的存储器界面单元的局部线路图。框选范围110及120分别表示一条信号线被两旁的接地线包围，框选范围130及140分别表示二条信号线被两旁的接地线包围。信号线可能是用来传送操作DDR SDRAM的指令(command)信号、地址(address)信号、数据信号DQ或是数据触发信号(Data Strobe Signal)DQS等信号。电磁辐射干扰与DDR SDRAM的操作频率及绕线的长度有关，当DDR SDRAM的操作频率愈来愈高，例如高达200MHz，特定的绕线长度会造成在此频率下有相当高的电磁辐射干扰。以一个实际量测的数据为例，在200MHz时的电磁辐射干扰可能高达44dB。如此高的电磁辐射干扰已超过DDR SDRAM的标准规范，容易导致数据传输错误或系统不稳定。传统上遂提出以下常见的数种方法来减低电磁辐射干扰。其中一种方法是在信号线与接地区域之间耦接电容，耦接此电容的主要目的在于增加信号的上升时间(rising time)，如此一来可以使电磁辐射的能量降低。然而
其副作用是此耦合电容会降低信号的品质，导致电路的整体表现变差。另一种方法是利用金属屏蔽效应(shielding effect)的原理在电路板上覆盖金属盒(metal shielding box)或是金属薄片，例如铜箔(copper foil)，但无论是覆盖金属盒或是金属薄片，都会造成成本提高。
技术实现思路
鉴于先前技术的不足，本专利技术之一目的在于提供一种抑制电磁辐射干扰的电路结构，以使用低成本的方式降低电磁辐射干扰，并且不会影响电路的效能。本专利技术提供一种电路结构，应用于一双倍数据率同步动态随机存取存储器的存储器界面单元，包含：一第一导线，耦接至一参考电位；一第二导线，平行于该第一导线，耦接至该参考电位；一第三导线，介于该第一导线及该第二导线之间并且平行于该第一导线及该第二导线，用来传输一信号，其中该第一导线、第二导线与第三导线位于同一平面；以及一连接元件，具有两端点，其中一端点电性连接该第一导线，另一端点电性连接该第二导线，该连接元件跨越该第三导线且与该第三导线绝缘。本专利技术的抑制电磁辐射干扰的电路结构只需简单地将基本的被动式电子元件，例如电阻元件、电容元件及电感元件，电性连接设置于信号线两旁的接地线或接地区域，并且跨越信号线而不与信号线接触，即可有效地降低电磁辐射干扰。在一个较佳的实施例中，该电子元件可以是电阻值极低的电阻元件，例如一个简单的铜导线，即可有效抑制该信号线所产生的电磁辐射干扰。相较于已知技术，本专利技术所使用的电子元件简单、成本低廉，而且容易安装设置，因此本专利技术提供了比起已知技术更易实作且经济的有效方法。有关本专利技术的特征、实作与功效，兹配合附图作较佳实施例详细说明如下。附图说明图1为已知DDR SDRAM的存储器界面单元的局部线路图；图2为本专利技术抑制电磁辐射干扰的电路结构的一实施例的示意图；图3为本专利技术抑制电磁辐射干扰的电路结构的另一实施例的示意图；以及图4为本专利技术抑制电磁辐射干扰的电路结构的另一实施例的示意图。符号说明110、120、130、140：框选范围210、270、310、350、410、450、490：接地线230、250、330、430、470：信号线220、320、420、440、460：连接元件d1、d2：距离w：宽度具体实施方式以下说明内容的技术用语是参照本
的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本专利技术揭示的内容包含抑制电磁辐射干扰的电路结构，能够有效抑制电路绕线所引起的电磁辐射干扰。该电路结构可应用于DDR SDRAM的存储器界面单元。在实施为可能的前提下，本
具有通常知识者能够依本说明书揭示的内容来选择等效的元件来实现本专利技术，亦即本专利技术的实施并不限于后叙的实施例。由于本专利技术的抑制电磁辐射干扰的电路结构所包含的部分元件单独而言可能为已知元件，因此在不影响该装置专利技术的充分揭示及可实施性的前提下，以下说明对于已知元件的细节将予以节略。请参阅图2，其是本专利技术抑制电磁辐射干扰的电路结构的一实施例的示意图。图2包含接地线210、信号线230、信号线250、接地线270以及连接元件220。接地线210与接地线270实质上平行。信号线230及信号线250介于接地线210与接地线270之间，且实质上与接地线210及接地线270平行。接地线210、信号线230、信号线250以及接地线270位于同一平面。在一个较佳的实施例中，图2所示的线路为DDR SDRAM的存储器界面单元的局部线路。信号线230承载存储器的命令信号，例如对存储器的写入命令或是读取命令，信号线250承载存储器的地址信号，用来指示写入命令或是读取命令所对应存取的存储器地址。如图所示，信号线230与信号线250被接地线210与接地线270包围，接地线210与信号线230的距离为d2，信号线230的宽度为w，信号线230与信号线250的距离为d1，信号线250的宽度为w，信号线250与接地线270的距离为d2。宽度w可以选择介于4～6密耳(mil，千分之一英寸)之间，间距d1可以选择介于8～12密耳之间，以及间距d2可以选择介于4～6密耳之间。以上的数字仅用于例示，非用于限制本专利技术。在
一个较佳的实施例中，宽度w可以决定为5密耳，间距d1可以决定为10密耳，以及间距d2可以决定为5密耳。因为信号线230或信号线250本身为一等效天线，在等效天线上跨接连接元件将会改变此等效天线的辐射效率，而且连接元件的两端较佳为连接相同的电压电位，例如接地。因此便于信号线230及信号线250上方跨接连接元件220。连接元件220的一端电性连接接地线210，另一端电性连接接地线270，而中间部分横跨于信号线230与信号线250的上方，而不与信号线230与信号线250电性连接；也就是说，连接元件220与信号线230及信号线250电性绝缘。连接元件220可以由电阻元件构成，电阻值的较佳范围为50欧姆以下，材料可以选自例如铜或锡的其中之一。在一个较佳的实施例中，连接元件220可以使用电阻值等于或接近0欧姆的铜导线，或者其本文档来自技高网...

【技术保护点】
一种电路结构，应用于一双倍数据率同步动态随机存取存储器的存储器界面单元，包含：一第一导线，耦接至一参考电位；一第二导线，平行于该第一导线，耦接至该参考电位；一第三导线，介于该第一导线及该第二导线之间并且平行于该第一导线及该第二导线，用来传输一信号，其中该第一导线、第二导线与第三导线位于同一平面；以及一连接元件，具有两端点，其中一端点电性连接该第一导线，另一端点电性连接该第二导线，该连接元件跨越该第三导线且与该第三导线绝缘。

【技术特征摘要】
1.一种电路结构，应用于一双倍数据率同步动态随机存取存储器的存储器界面单元，包含：一第一导线，耦接至一参考电位；一第二导线，平行于该第一导线，耦接至该参考电位；一第三导线，介于该第一导线及该第二导线之间并且平行于该第一导线及该第二导线，用来传输一信号，其中该第一导线、第二导线与第三导线位于同一平面；以及一连接元件，具有两端点，其中一端点电性连接该第一导线，另一端点电性连接该第二导线，该连接元件跨越该第三导线且与该第三导线绝缘。2.如权利要求1所述的电路结构，其特征在于，该信号为用于存取该双倍数据率同步动态随机存取存储器的一命令信号及一地址信号的其中之一。3.如权利要求1所述的电路结构，其特征在于，还包含：一第四导线，介于该第一导线及该第二导线之间并且平行于该第一导线及该第二导线，用来传输一附加信号；其中，该第四导线与该第一导线、该第二导线及该第三导线位于同一平面，该连接元件跨越该第四导线且与该第四导线绝缘。4.如权利要求3所述的电路结构，其特征在于，该信号为用于存取该双倍数据率同步动态随机存取存储器的一命令信号及一地址信号的其中之一，以及该附加信号为该命令信号及该地址信号的其中之另一。5.如权利要求3所述的电路结构，其特征在于，该第一导线与该第三导线之间隔等于该第二导线与该第四导线的间隔。6.如权利要求5所述的电路结构，其特征在于，该第一导线与该第三导线之间隔以及该第二导线与该第四导线之间隔介于4～6密耳...

【专利技术属性】
技术研发人员：简元德，王挺光，
申请(专利权)人：晨星半导体股份有限公司，
类型：发明
国别省市：中国台湾;71