本申请的实施例大体公开了一种电子器件(100)，其包括具有电迹线(501(2))的电气互连组件(1 12,122,136)。该电迹线(501(2))具有有助于在大频带的频率分量上抑制器件趋肤效应的几何特征。更具体地，该电迹线(501(2))具有的厚度小于特定选定频率分量的趋肤深度。通过使该电迹线(501(2))具有的厚度小于该趋肤深度，对于不超过该选定频率的所有频率，电流几乎从电迹线(501(2))的整个横截面流过，这降低了与趋肤效应相关的影响。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例大体涉及一种电气互连组件，具体而言，涉及一种包括电迹线的电气互连组件，该电迹线具有抑制趋肤效应的结构，从而增大带宽。
技术介绍
电子器件，例如平板电脑、计算机、打印机、数码相机、智能电话、控制系统以及自动取款机等，常常用到电子元件，比如由各种互连组件连接的裸片。裸片可以包括存储器件、逻辑器件或者其他集成电路(IC)器件。总的来说，互连组件受到多种会导致失真、衰减等问题的电气效应的影响。其中一种电气效应被称为趋肤效应(skin effect)。趋肤效应是一种随频率变化的衰减效应，它对高频组件的影响程度大于对低频组件的影响程度。更具体地，相比于低频的电流，高频的电流从互连组件的更狭窄的部分流过，从而减小了有效的横截面积并且由此增加了其受到的电阻。趋肤效应还向信号中引入了频变相位延迟，这会造成不希望出现的频散(dispersion)。因此，需要一种改良的互连组件结构，需要能够减小与趋肤效应相关的频变所造成的影响。
技术实现思路
本专利技术提供了一种用于抑制电迹线中的趋肤效应的方法和装置。有利地，电迹线的结构抑制了在电迹线中与趋肤效应相关的影响。这些影响包括频变衰减以及频变相位延迟等影响。本申请描述的改进大体提高了带宽，并减小了频散、抖动和误码。一实施例提供了一种电子器件中的电气互连组件。该电子器件具有特征数据率。该电气互连组件具有介电表面和布置在介电表面上的电迹线(electrical trace)。电迹线具有根据特征数据率来选择的厚度，并且厚度的选择不取决于与电迹线的宽度的关系(independent of any relationship to a width of the electrical trace)。另一实施例提供了一种具有特征数据率的电子器件。该电子器件具有电气互连组件。该电气互连组件具有介电表面和布置在介电表面上的电迹线。电迹线具有根据特征数据率来选择的厚度，并且厚度的选择不取决于与电迹线的宽度的关系。另一实施例提供了一种通过电迹线进行通信的方法。该方法包括通过电迹线传输具有特征数据率的信号。电迹线具有根据特征数据率来选择的厚度，厚度的选择不取决于与电迹线的宽度的关系。另一实施例提供了一种选择电迹线厚度的方法。该方法包括确定特征数据率。该方法还包括基于特征数据率检测频率。该方法进一步包括基于频率检测趋肤深度。该方法进一步包括基于趋肤深度检测电迹线的厚度。通过下文中的详细描述和权利要求书可以了解其他特征。附图说明为了能理解上文提到的本专利技术的特征的细节，通过参考实施例，可以给出一些上文简要总结的对本专利技术更具体的描述。所附的附图阐述了一些实施例。然而需要注意的是，所附的附图仅仅阐述了本专利技术的典型实施例，不能被视为对本专利技术范围的限定，因为本专利技术可能允许其他同样有效的实施例。图1是电子器件的正视图，该电子器件具有包括多个集成电路裸片的集成芯片封装；图2是图1示出的封装的局部剖视图；图3A至3D是电迹线的图示，其演示了趋肤效应；图4A和4B的图表展示了趋肤效应造成的对衰减(图4A)和相位延迟(图4B)的影响；图5A至5C是电迹线的剖面图示，其中该电迹线具有抑制趋肤效应的结构；图6A至6B的图表展示了具有取决于特征数据率的厚度的的电迹线的优点；图7A的图表针对具有不同厚度的三种电迹线，示出了以吉赫兹(GHz)为单位的频率与以分贝为单位的衰减的比较；图7B的图表针对具有不同厚度的三种电迹线，示出了以赫兹(Hz)为单位的频率与以秒为单位的相位延迟的比较；图8A-8B是眼图，其展示了针对具有不同厚度的电迹线的数据依赖的抖动；图9是方法步骤的流程图，其用于确定电迹线的几何特性；为了方便理解，在可能的情况下，使用一致的参考编号，以指示各个图中相同的元素。可以预期的是，可以有利地将一个实施例中的元素包含在其他实施例中。具体实施方式本专利技术的实施例大体提供了一种包括电气互连组件的电子器件，其中电气互连组件包括电迹线。该电迹线的几何特征有助于抑制大频带的频率分量的趋肤效应。更具体地，该电迹线的厚度小于具体选定的频率分量的趋肤深度。通过使该电迹线的厚度小于该趋肤深度，使得对于未超过该选定频率分量的所有频率而言，电流能够从电迹线的几乎整个横截面流过，这降低了与趋肤效应相关的影响。现参考图1，图1图示性地示出了示例性的电子器件100。电子器件100包括集成芯片封装110。电子器件100可以是计算机、平板电脑、手机、智能电话、消费类家电、控制系统、自动取款机、可编程逻辑控制器、打印机、复印机、数码相机、电视、显示器、音响、收音机、雷达或者设置在其中的使用并具有芯片封装110的其它器件。芯片封装110包括多个集成电路(IC)裸片114，IC裸片114通过硅通孔(TSV)转接器112被可选择地连接到封装基板122。芯片封装110也可以具有覆盖IC裸片114的包覆模(overmold)。转接器112包括的电路用于将裸片114电气连接至封装基板122的电路。转接器112的电路可选地包括晶体管。封装凸块132，也被称作“C4凸块”，被用于在转接器112的电路和封装基板122的电路之间提供电气连接。可以使用焊球134、引线键合或者其它合适的技术将封装基板122安装并连接至印刷电路板(PCB)136。PCB 136被安装在电子器件100的外壳102的内部。IC裸片114被安装在转接器112的一个或多个表面上，或者替代地被安装在封装基板122上。IC裸片114可以是可编程逻辑器件，比如现场可编程门阵列(FPGA)、存储器件、光学器件、处理器或其它IC逻辑结构。光学器件包括光电探测器、激光器、光源等。在图1所示的实施例中，IC裸片114通过多个微凸块118被安装在转接器112的上表面。微凸块118将每个IC裸片114的电路电气连接至转接器112的电路。转接器112的电路将微凸块118连接至可选的封装凸块132，由此将每个IC裸片114的可选电路连接至封装基板122，从而在芯片封装110被安装在电子器件100中后使得裸片114可以与PCB通信。在没有可选的转接器112时，微凸块118将每个IC裸片114的可选电路连接至封装基板122，从而使得在芯片封装110被安装至电子器件100中后，裸片114可以和PCB通信。尽管没有显示，但是可以想到将一个或多个额外的IC裸片叠放在IC裸片114中的一个或两个上。集成芯片封装110的电气组件，比如裸片114，通过形成在电气互连组件上的迹线进行通信。除了其它组件之外，具有迹线的互连组件可以包括PCB 136、封装基板122和可选的转接器112中的一种或多种。相比于传统电气互连组件中使用的传统迹线，下文描述的迹线的细致结构降低了趋肤效应，这使得与传统设计相比，具有集成芯片封装110的电子器件100能够更高效地工作。图2是图1中展示的根据一实施例的芯片封装110的局部剖视图。芯片封装110的剖视图展示了图1中描述的封装基板122。封装基板122包括导体202。导体202包括第一基准面202(1)、电迹线202(2)以及第二基准面202(3)。第一基准面202(1)和第二基准线202(3)承载参考电压，迹线202(2)承载数据信号。封装基板122中包括的电介质204电气地隔离了第一基准面202(1本文档来自技高网...
【技术保护点】
一种电子器件的电气互连组件，其特征在于，所述电子器件具有特征数据率，所述电气互连组件包括：介电表面；电迹线，其被布置在所述介电表面上，所述电迹线具有根据所述特征数据率来选择的厚度，所述厚度的选择不取决于与所述电迹线的宽度的关系。
【技术特征摘要】
【国外来华专利技术】2014.04.01 US 14/242,7951.一种电子器件的电气互连组件，其特征在于，所述电子器件具有特征数据率，所述电气互连组件包括：介电表面；电迹线，其被布置在所述介电表面上，所述电迹线具有根据所述特征数据率来选择的厚度，所述厚度的选择不取决于与所述电迹线的宽度的关系。2.根据权利要求1所述的电气互连组件，其特征在于，所述电迹线的宽度是根据与所述电迹线相关的特征阻值并基于所述厚度选择的。3.根据权利要求1或权利要求2所述的电气互连组件，其特征在于，所述厚度小于与按所述特征数据率在所述电迹线上驱动的信号相关的趋肤深度的两倍。4.根据权利要求1到3中任一项所述的电气互连组件，其特征在于，所述厚度从表面粗糙度的峰值测量。5.根据权利要求1到4中任一项所述的电气互连组件，其特征在于，所述厚度大约等于与按所述特征数据率在所述电迹线上驱动的信号相关的趋肤深度的两倍。6.根据权利要求5所述的电气互连组件，其特征在于，所述电子器件的特征数据率至少是每秒10吉比特；并且所述电迹线的厚度小于约5微米。7.根据权利要求5所述的电气互连组件，其特征在于，所述电子器件的特征数据率至少是每秒28吉比特；并且所述电迹线的厚度小于约2微米。8.根据权利要求5所述的电气互连组件，其特征在于，所述电子器件的...
【专利技术属性】
技术研发人员：H·史，P·Y·吴，J·刘，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。