本发明专利技术提供了一种具有抗单粒子翻转功能的SRAM存储单元。该SRAM存储单元包括：存储单元本体和加固电路。其中，存储单元本体包括：第一反相器，其具有第二存储节点；第二反相器，其具有第一存储节点。加固电路包括：偏置电压控制单元；第一延时单元，连接于第一反相器和第一存储节点之间；第二延时单元，连接于第二反相器和第二存储节点之间；其中，所述偏置电压控制单元为第一延时单元和第二延时电压提供偏置电压，令两者的延时大于单粒子瞬态的脉冲宽度。本发明专利技术中，延时单元延时越大，修改加固存储单元所需的电平扰动时间越大，越不容易因单粒子效应引起存储数据错误，实现高抗单粒子翻转能力。
【技术实现步骤摘要】
本专利技术属于集成电路抗辐照设计加固领域，尤其涉及一种具有抗单粒子翻转功能的SRAM存储单元及SRAM存储器。
技术介绍
单粒子效应是指高能带电粒子在穿过微电子器件的灵敏区时，沉积能量，产生足够数量的电荷，这些电荷被器件电极收集后，造成器件逻辑状态的非正常改变或器件损坏，它是一种随机效应。除了空间高能粒子以外，各种核辐射、电磁辐射环境也是产生单粒子效应的主要原因。单粒子翻转是辐照环境下集成电路最常见的一种单粒子效应，它会导致存储单元中数据错误。半导体存储器分为动态随机存储器(DRAM)、非挥发性存储器和静态随机存储器(SRAM)。SRAM型存储器由于具有读写速度快，功耗低和不需要周期性刷新等优点得到了广泛应用。但是在空间及宇航应用领域中，大量高能粒子和宇宙射线等产生的辐照效应，如单粒子翻转，会造成存储单元数据的丢失。对应用于空间辐照环境下的SRAM型存储器，最重要的就是其基本存储单元的抗单粒子翻转能力，由于在存储器中保存了数据或指令，如果基本存储单元发生单粒子翻转，会导致数据丢失或指令错误，有可能导致系统电路功能错误，甚至导致系统出现灾难后果。随着半导体技术的迅猛发展，航天器用SRAM型存储器集成度不断提高，特征尺寸越来越小，工作电压越来越低，临界电荷也越来越小，单粒子效应的影响越来越严重，这使普通结构的基本存储单元已不能满足存储器空间应用的可靠性需求。图1是现有技术中未进行加固的SRAM存储单元的结构示意图。如图1所示，该SRAM存储单元通过两个反相器的互锁使数据得到保持。当n1和n2中任意一个节点遭受重离子轰击发生翻转并通过反相器使另一个节点翻转，形成反馈通路，则存储数据会发生错误，即发生单粒子翻转。目
前常见的加固手段主要有以下两种：工艺加固技术：工艺加固是指使用特殊的工艺流程和不同的工艺参数从而使器件具有良好的抗辐射特性，例如通过采用SOI(Silicon on Insulator)工艺，使用全介质隔离技术，可以有效减小重离子轨迹上的电荷收集量，从而达到提高抗单粒子翻转性能的目的。但抗辐照加固工艺成本高，可选择的工艺线少，集成度通常落后于商用工艺。设计加固技术：相对于工艺加固，设计加固可以使用较先进的商用工艺生产线，从而使电子器件的成本更低、集成度更高、速度更快、功耗更低。目前三模冗余是最常用的抗单粒子翻转加固方法，但由于SRAM型存储器的基本存储单元数量上百万，如果采用该方法，会引入巨大的面积开销，因此，三模冗余方法不适用于存储器基本单元的加固。电阻加固的方法是通过引入反馈电阻增加反馈时间，从而提高单元的抗单粒子翻转能力，这一方法在早期大量使用，其最大的缺点是降低了写速度，且易受工艺波动和温度变化的影响。针对电阻加固的缺点，Whit、Liu等提出了不同的抗单粒子翻转加固结构(可参见文献：1、2、3)。在相同条件下，Whit结构的静态电流大；Liu结构的管子数较多，连接关系复杂，面积代价大。在实现本专利技术的过程中，申请人发现目前抗单粒子翻转存储器单元加固常用方案中，工艺加固可以有效减小单粒子轨迹上的电荷收集，但造价昂贵，可选择的工艺线少，集成度通常比商用工艺落后三代左右；而各种设计加固方案中，有的翻转不容易恢复或翻转恢复时间长，有的面积开销大，有的静态电流大。[1]S.E.Kerns，and B.D.Shafer，“The Design of Radiation-Hardened Its for Space”，A Compendium of Approaches Proceedings of the IEEE，Vol 76(11)，November 1988，pp.1470-1508.[2]S.Wllitaker，J.Canaris，and K.Liu，“SEU Hardened Memory Cells for a CCSDS Reed Solonm Encoder”，IEEE Trans.Nucl.Sci.，Vol 38(6)，1991，pp.1471-1477.[3]M.N.Liu，and S.Wllitaker，“Low Power SEU Immune CMOS Memory Circuits”，IEEE Trans.Nucl.Sci.，Vol 39(6)，1992，pp.1679-1684.
技术实现思路
(一)要解决的技术问题鉴于上述技术问题，本专利技术提供了一种具有抗单粒子翻转功能的SRAM存储单元及SRAM存储器。(二)技术方案本专利技术提供了一种具有抗单粒子翻转功能的SRAM存储单元，该SRAM存储单元包括：存储单元本体和加固电路。其中，存储单元本体包括：第一反相器，其具有第二存储节点；第二反相器，其具有第一存储节点。加固电路包括：偏置电压控制单元；第一延时单元，连接于第一反相器和第一存储节点之间；第二延时单元，连接于第二反相器和第二存储节点之间；其中，所述偏置电压控制单元为第一延时单元和第二延时电压提供偏置电压，令两者的延时大于单粒子瞬态的脉冲宽度。根据本专利技术的另一个方面，还提供了一种SRAM存储器，该SRAM存储器包括若干个上述的SRAM存储单元。(三)有益效果从上述技术方案可以看出，本专利技术具有抗单粒子翻转功能的SRAM存储单元及SRAM存储器具有以下有益效果：(1)通过在普通存储单元中加入可调延时单元，即第一延时单元和第二延时单元，利用MOS管不同栅压具有不同导通电阻的特性，存储单元为写入或读出模式时，由于字线WL为高电平，此时有偏置电压控制单元提供的输出电压Vp和Vn分别为GND和VDD，此时延时单元中的PMOS和NMOS管处于强导通状态，此时加固存储单元等价于普通结构，实现较快的读写速度。当加固存储单元为数据保持模式时，此时延时单元中的PMOS和NMOS管处于弱导通状态，使延时单元随着偏置电压Vp的升高，Vn的降低而不断增大，实现延时调节。延时单元延时越大，修改加固存储单元所需的电平扰动时间越大，越不容易因单粒子效应引起存储数据错误，实现高抗单粒子翻转能力；(2)在一种电路实现中通过加入四个MOS管，实现了第一，第二延时单元，四个MOS管尺寸为制造工艺允许的最小尺寸，由于SRAM型存储单元为阵列分布，故偏置电压控制单元可以供多行或多列的存储单元共用。因此，该结构面积开销远小于传统的电阻加固结构，Whit结构和Liu
结构，而且功耗与普通存储单元相当，且远小于Whit结构和Liu结构；(3)因为偏置电压控制单元提供的电压可调，所以即使芯片制造工艺出现波动，也可以通过调节偏置电压实现MOS管阻值调节，实现制造工艺波动的免疫。附图说明图1是现有技术中未进行加固的SRAM存储单元的结构示意图；图2为根据本专利技术实施例具有抗单粒子翻转功能的SRAM存储单元的结构示意图；图3为图2所示SRAM存储单元的详细电路图；图4为根据本专利技术另一实施例SRAM存储单元的偏置电压控制单元中偏置电压源的示意图。具体实施方式本专利技术利用调节MOS管栅极电压可改变其电阻大小的特性，用其构成延时单元，将其嵌入到传统的存储单元中，再添加偏置电压控制单元，为延时单元提供偏置电压，在使用的时候通过对偏置电压控制单元的配置，可实现存储单元的抗单粒子翻转加固。为使本专利技术的目的、技术方案和优点更本文档来自技高网...
【技术保护点】
一种具有抗单粒子翻转功能的SRAM存储单元，其特征在于，包括：存储单元本体，包括：第一反相器，其具有第二存储节点(n2)；第二反相器，其具有第一存储节点(n1)；以及加固电路，包括：偏置电压控制单元；第一延时单元，连接于第一反相器和第一存储节点(n1)之间；第二延时单元，连接于第二反相器和第二存储节点(n2)之间；其中，所述偏置电压控制单元为第一延时单元和第二延时电压提供偏置电压，令两者的延时大于单粒子瞬态的脉冲宽度。
【技术特征摘要】
1.一种具有抗单粒子翻转功能的SRAM存储单元，其特征在于，包括：存储单元本体，包括：第一反相器，其具有第二存储节点(n2)；第二反相器，其具有第一存储节点(n1)；以及加固电路，包括：偏置电压控制单元；第一延时单元，连接于第一反相器和第一存储节点(n1)之间；第二延时单元，连接于第二反相器和第二存储节点(n2)之间；其中，所述偏置电压控制单元为第一延时单元和第二延时电压提供偏置电压，令两者的延时大于单粒子瞬态的脉冲宽度。2.根据权利要求1所述的SRAM存储单元，其特征在于：所述第一反相器包括：第一PMOS管(MP1)和第一NMOS管(MN1)；其中，第一PMOS管(MP1)的源极连接至电源电压；第一NMOS管(MN1)的源极接地，漏极连接至第一PMOS管(MP1)的漏极；第二存储节点(n2)位于第一PMOS管(MP1)的漏极和第一NMOS管(MN1)的漏极之间；第二反相器包括：第二PMOS管(MP2)和第二NMOS管(MN2)，其中，第二PMOS管(MP2)的源极连接至电源电压；第二NMOS管(MN2)的源极接地，漏极连接至第二PMOS管(MP2)的漏极；第一存储节点(n1)位于第二PMOS管(MP2)的漏极和第二NMOS管(MN2)的漏极之间。3.根据权利要求2所述的SRAM存储单元，其特征在于：所述第一延时单元的第一端连接至第一PMOS管MP1和第一NMOS管MN1的栅极，第二端连接至第一存储节点n1；所述第二延时单元的第一端连接至第二PMOS管MP2和第二NMOS管MN2的栅极，第二端连接至第二存储节点n2。4.根据权利要求3所述的SRAM存储单元，其特征在于，所述偏压控制单元包括：偏置电压源，用于提供地(GND)到电源电压(VDD)范围内的N
\t级电压；第一偏置调节单元，其依据第一控制信号SELp＜1：0＞，从地电压和所述N级电压中选择的一电压作为Vp提供至第一延时单元和第二延时单元；第二偏置调节单元，其依据第二控制信号SELn＜1：0＞，从地电压和所述N级电压中选择的一电压作为Vn提供至第一延时单元和第二延时单元。5.根据权利要求4所述的SRAM存储单元...
【专利技术属性】
技术研发人员：杨海钢，李天文，蔡刚，
申请(专利权)人：中国科学院电子学研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。