结终端延伸结构及其制作方法技术

本发明专利技术公开了一种结终端延伸结构及其制作方法，包括：第一导电类型的集电区；位于所述集电区上的第二导电类型的漂移区，所述漂移区内具有第一导电类型的主结区、与所述主结区相连通的第一导电类型的延伸区、第二导电类型的截止环，所述延伸区与所述截止环不连通；所述延伸区是至少具有两个沟槽的连续分布区域，且所述沟槽的体积随距离所述主结区距离的增大而增大，用以实现，分压区域面积减小，节省了芯片面积，在相同面积的硅晶片上可以制作的器件就增多，缩减了芯片成本。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造
，更具体的说，涉及一种结终端延伸结构及其制作方法。
技术介绍
绝缘栅双极晶体管(IGBT，Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点。在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间，而要确保IGBT高电压的一个重要前提条件是优良的终端保护结构，终端保护结构的主要作用是承担器件横向电场，保证功率半导体器件的耐压能力。如图1所示，场限环结构包括内圈的分压保护区11和外圈的截至环12。当偏压加在集电极13上时，随着所加偏压的增大，耗尽层沿着主结14向第一场限环15的方向延伸。在电压增大到主结14的雪崩击穿电压之前，主结的耗尽区已经与第一场限环15的耗尽区汇合，耗尽区曲率增大，主结与环结之间为穿通状态，由此削弱了主结弯曲处的积聚电场，击穿电压得到提高。在第一场限环15发生雪崩击穿之前，第二场限环16穿通，以此类推。然而场限环终端结构存在以下弊端：传统场限环结构通过注入杂质，依赖杂质在热过程中的扩散形成一个个场限环。为了阻止相邻的两个场限环互相扩散，场限环和场限环的间距必须保持足够远，这使得场限环的面积较大，增加器件制作成本。
技术实现思路
本专利技术实施例提供一种结终端延伸结构，通过减小结终端延伸区域面积实现分压区域面积减小，节省了芯片面积，在相同面积的硅晶片上可以制作更多的器件，降低了器件制作成本。为实现上述目的，本专利技术实施例提供了如下技术方案：一种结终端延伸结构，包括：第一导电类型的集电区；位于所述集电区上的第二导电类型的漂移区，所述漂移区内具有第一导电类型的主结区、与所述主结区相连通的第一导电类型的延伸区、第二导电类型的截止环，所述延伸区与所述截止环不连通；所述延伸区是至少具有两个沟槽的连续分布区域，且所述沟槽的体积随距离所述主结区距离的增大而增大。进一步地，所述延伸区的每个沟槽之间的距离随着距离主结区距离的增大而增大。进一步地，还包括：覆盖在所述漂移区上的介质层。基于上述所述结终端延伸结构，本专利技术提供一种结终端延伸结构的制作方法，包括：在第一导电类型的集电区上形成具有第二导电类型的漂移区；在所述漂移区内的第一区域通过杂质扩散形成第一导电类型的主结区以及与所述主结区相连通的第一导电类型的初始延伸区，通过掩膜版，在所述初始延伸区进行刻蚀形成至少具有两个沟槽的延伸区，且所述沟槽的刻蚀掉的体积随距离所述主结区距离的增大而增大；在所述漂移区内的第二区域通过杂质扩散形成第二导电类型的截止环，所述初始延伸区与所述截止环不连通。其中，在所述初始延伸区进行刻蚀形成至少具有两个沟槽的延伸区，具体为：所述延伸区按照相邻沟槽的间距随着距离主结区距离的增大而增大刻蚀形成。其中，所述在第一导电类型的集电区上形成具有第二导电类型的漂移区，具体为：在所述第一导电类型的集电区上通过化学气相沉积形成具有第二导电类型的漂移区。其中，所述杂质扩散为先离子注入再进行杂质扩散，进一步地，形成所述主结区、所述延伸区及所述截止环后，还包括：在所述漂移区上淀积形成介质层。在本专利技术结终端延伸结构中，所述延伸区至少具有两个沟槽的连续分布区域，且所述沟槽的体积随距离所述主结区距离的增大而增大。刻蚀掉的沟槽越大，该区间段延伸区离子浓度也越小，削弱了主结弯曲处的电场强度，使击穿电压得到提高，进而能够有效提高结终端延伸结构的面积效率，减小分压区域面积。分压区域面积减小，节省了芯片面积，在相同面积的硅晶片上可以制作的器件就增多，缩减了芯片成本。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为用于IGBT终端保护的场限环结构的示意图；图2为本专利技术实施例中制作结终端延伸结构的方法流程示意图；图3a至图3e为本专利技术实施例公开的结终端结构的制作流程中各阶段的结构示意图。具体实施方式为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部份实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。本专利技术实施例所述的半导体器件包括功率二极管、双极型绝缘栅场效应晶
体管(IGBT)、金属氧化物绝缘栅场效应晶体管(MOS)、晶闸管(SCR)等器件。半导体的类型由半导体中多数载流子决定，如果第一导电类型的多数载流子为空穴，则第一导电类型为P型，重掺杂的第一导电类型为P+型，轻掺杂的第一类型为P-型；如果第一导电类型的多数载流子为电子，则第一导电类型为N型，重掺杂的第一导电类型为N+型，轻掺杂的第一类型为N-型。若第一导电类型为N型时，则第二导电类型为P型，反之亦然。本专利技术实施例一提出了一种结终端延伸结构，其结构如图3e所示，图3e为该结终端延伸结构的剖面图，下面结合图3e对结终端延伸结构进行详细说明。具体的，以p型沟道为例进行说明，即第一导电类型为p型，第二导电类型为n型，此时仅为示例，此专利技术同样适用n型沟道的实施例。该结终端延伸结构包括：P+集电区101；位于所述P+集电区101上的N-漂移区102；位于所述P+集电区101内第一区域的P+主结区103，以及主结区103相连通的p-延伸区104；位于所述P+集电区101内第二区域的N+截止环107，所述N+截止环107与所述p-延伸区104不连通；所述P-延伸区104至少具有两个沟槽的连续分布区域，且所述沟槽的体积随距离所述主结区距离的增大而增大。其中，延伸区104的掺杂厚度一般称作JTE(结终端延伸)结构的深度，简称JTE结深，因为JTE结深随着距离主结区距离的增大而逐级递减，所以离子浓度从主结区向外逐渐降低，削弱了主结弯曲处的电场强度，使击穿电压得到提高，进而能够有效提高结终端延伸结构的面积效率，减小分压区域面积。分压区域面积减小，节省了芯片面积，在相同面积的硅晶片上可以制作的器件就增多，缩减了芯片成本。较佳地，所述延伸区104的每个沟槽之间的距离随着距离主结区距离的增
大而增大，这样做的效果是可以在具有同样的分压区域面积下进一步增大分压效果。较佳地，介质层108覆盖于所述漂移区上，可以有效消除表面积累的电场对分压结构的影响，最大化JTE结构分压的作用，提高器件性能。本实施例中的JTE结构作用原理是，当主结区上的反偏电压上升使半导体器件的边缘电场增强，当边缘电场达到临界电场时，器件的主结便会出现击穿现象，然而当加上JTE结构之后，当器件主结尚未发生雪崩电压击穿的时候，主结耗尽区就已经扩展到JTE结构所在位置，即使得PN结的耗尽区与JTE结构穿通，于是主结和JTE结构的耗尽层相互衔接，在JTE结构附近便感应产生了JTE结构电场，由于JTE结构电场与本文档来自技高网...

【技术保护点】
一种结终端延伸结构，其特征在于，包括：第一导电类型的集电区；位于所述集电区上的第二导电类型的漂移区，所述漂移区内具有第一导电类型的主结区、与所述主结区相连通的第一导电类型的延伸区、第二导电类型的截止环，所述延伸区与所述截止环不连通；所述延伸区是至少具有两个沟槽的连续分布区域，且所述沟槽的体积随距离所述主结区距离的增大而增大。

【技术特征摘要】
1.一种结终端延伸结构，其特征在于，包括：第一导电类型的集电区；位于所述集电区上的第二导电类型的漂移区，所述漂移区内具有第一导电类型的主结区、与所述主结区相连通的第一导电类型的延伸区、第二导电类型的截止环，所述延伸区与所述截止环不连通；所述延伸区是至少具有两个沟槽的连续分布区域，且所述沟槽的体积随距离所述主结区距离的增大而增大。2.如权利要求1所述的结终端延伸结构，其特征在于，所述延伸区的每个沟槽之间的距离随着距离主结区距离的增大而增大。3.如权利要求1～2任一权项所述的结终端延伸结构，其特征在于，还包括：覆盖在所述漂移区上的介质层。4.一种结终端延伸结构的制作方法，其特征在于，包括：在第一导电类型的集电区上形成具有第二导电类型的漂移区；在所述漂移区内的第一区域通过杂质扩散形成第一导电类型的主结区以及与所述主结区相连通的第一导电类型的初始延伸区，通过掩膜版，...

【专利技术属性】
技术研发人员：李理，马万里，赵圣哲，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11