驱动电路制造技术

本发明专利技术公开了一种驱动电路。其中，该驱动电路包括：逻辑门电路，用于输出驱动信号；信号传输线路，连接至逻辑门电路的输出端，用于传输驱动信号；以及信号优化部件，与信号传输线路并联，用于优化逻辑门电路输出的驱动信号，得到优化后的输出信号。通过本发明专利技术，达到了改善逻辑门电路的输出信号的性能的效果。

【技术实现步骤摘要】

本专利技术涉及电路领域，具体而言，涉及一种驱动电路。
技术介绍
在纳米级工艺的集成电路中，当进行长线传输(即负载很大的传输)时，往往则会导致反相器的输出信号性能变差，尤其表现在输出信号的传输时间(Transition Time)和电压幅值上，其中，传输时间(Transition Time)可能会产生延迟，而电压幅值的最大值和最小值则可能会减小。如图1所示，连接至反相器的输出端的用于进行长线传输的线路可以等效为图中方框内的π-RC电路结构。其中，当等效电路中的RC较大时，可以发现输出信号的传输时间(Transition Time)和电压幅值出现了较大偏差，如图2所示。为了改善反相器的输出信号的性能，在相关技术中，一般采用以下方案：方案一：通过调节反相器自身的宽长比W/L来改善输出信号的性能，这种方案虽然可以在一定程度上改善输出信号的性能，但是当W/L达到一定值时，无论如何调节都将无法进一步有效改善输出信号的性能。方案二：如图3所示，在如图1所示的等效电路中插入缓冲器，也即，在用于进行长线传输的线路中插入缓冲器，这种方案与方案一相比，虽然可以在更大程度上改善输出信号的性能，但是这种方案会引入延迟门，并且会增加线路始末两端的延时偏差。针对相关技术中存在的上述问题，目前尚未提出有效的解决方案。
技术实现思路
本专利技术的主要目的在于提供一种驱动电路，以解决相关技术中存在的无法进一步有效改善输出信号的性能的问题。为了实现上述目的，根据本专利技术的一个方面，提供了一种驱动电路。该驱动电路包括：逻辑门电路，用于输出驱动信号；信号传输线路，连接至上述逻辑门电路的输出端，用于传输上述驱动信号；以及信号优化部件，与上述信号传输线路并联，用于优化上述逻辑门电路输出的驱动信号，得到优化后的输出信号。进一步地，上述信号传输线路的等效电路为π-RC等效电路。进一步地，上述信号传输线路上设置有第一预设传输点和第二预设传输点，上述信号优化部件包括一个信号优化单元，其中，上述一个信号优化单元连接在上述第一预设传输点和上述第二预设传输点之间。进一步地，上述信号优化单元包括：上升沿信号优化单元，用于在上述逻辑门电路输出的驱动信号的上升沿被触发，并对上述逻辑门电路输出的驱动信号进行优化处理；和/或下降沿信号优化单元，用于在上述逻辑门电路输出的驱动信号的下降沿被触发，并对上述逻辑门电路输出的驱动信号进行优化处理。进一步地，在上述信号优化单元包括上述上升沿信号优化单元时，上述上升沿信号优化单元包括：第一延时结构、第一采样结构和第一PMOS管和第二PMOS管，其中，上述第一延时结构连接在上述第一采样结构和上述第一PMOS管的栅极之间，上述第一采样结构连接在上述第一延时结构和上述第二PMOS管的栅极之间，上述第一PMOS管的漏极接电源，上述第一PMOS管的源极连接至上述第二PMOS管的漏极，上述第二PMOS管的源极接负载。进一步地，在上述信号优化单元包括上述下降沿信号优化单元时，上述下降沿信号优化单元包括：第二延时结构、第二采样结构和第一NMOS管和第二NMOS管，其中，上述第二延时结构连接在上述第二采样结构和上述第一NMOS管的栅极之间，上述第二采样结构连接在上述第二延时结构和上述第二NMOS管的栅极之间，上述第一NMOS管的漏极接地，上述第一NMOS管的源极连接至上述第二NMOS管的漏极，上述第二NMOS管的源极接负载。进一步地，在上述信号优化单元包括上述上升沿信号优化单元和上述下降沿信号优化单元时，上述上升沿信号优化单元包括：第一延时结构、第一采样结构和第一PMOS管和第二PMOS管；上述下降沿信号优化单元包括：第二延时结构、第二采样结构和第一NMOS管和第二NMOS管，其中，上述第一延时结构连接在上述第一采样结构和上述第一PMOS管的栅极之间，上述第一采样结构连接在上述第一延时结构和上述第二PMOS管的栅极之间，上述第一PMOS管的漏极接电源，上述第一PMOS管的源极连接至上述第二PMOS管的漏极，上述第二PMOS管的源极接负载，上述第二延时结构连接在上述第二采样结构和上述第一NMOS管的栅极之间，上述第二采样结构连接在上述第二延时结构和上述第二NMOS管的栅极之间，上述第一NMOS管的漏极接地，上述第一NMOS管的源极连接至上述第二NMOS管的漏极，上述第二NMOS管的源极接上述负载。进一步地，上述第一延时结构包括偶数个反相器，上述第二延时结构包括偶数个
反相器。进一步地，上述信号传输线路上设置有第三预设传输点、第四预设传输点、第五预设传输点和第六预设传输点，其中，上述信号优化部件包括：第一信号优化单元，连接在上述第三预设传输点和上述第四预设传输点之间；以及第二信号优化单元，连接在上述第五预设传输点和上述第六预设传输点之间。进一步地，上述信号优化部件包括：多个信号优化单元，上述多个信号优化单元按顺序依次使能。通过本专利技术，采用逻辑门电路，用于输出驱动信号；信号传输线路，连接至逻辑门电路的输出端，用于传输驱动信号；以及信号优化部件，与信号传输线路并联，用于优化逻辑门电路输出的驱动信号，得到优化后的输出信号，解决了相关技术中存在的无法进一步有效改善输出信号的性能的问题，进而达到了更有效地改善反相器的输出信号的性能的效果。附图说明构成本申请的一部分的附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1是根据相关技术的驱动电路的等效电路的示意图；图2是根据相关技术的驱动电路输出信号的波形图；图3是根据相关技术的改进的驱动电路的等效电路的示意图；图4是根据本专利技术实施例的驱动电路的示意图；图5是根据本专利技术实施例的Train driver结构的示意图；以及图6是根据本专利技术实施例的仿真结果的波形图。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本专利技术。为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于
本申请保护的范围。需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。根据本专利技术的实施例，提供了一种驱动电路。图4是根据本专利技术实施例的驱动电路的示意图。如图4所示，驱动电路包括：逻辑门电路10、信号传输线路20和信号优化部件30。逻辑门电路10用于输出驱动信号，其中，输出的驱动信号用于驱动负载工作。具体地，在实施时，输入逻辑门电路10可以是与非门、反相本文档来自技高网...

【技术保护点】
一种驱动电路，其特征在于，包括：逻辑门电路，用于输出驱动信号；信号传输线路，连接至所述逻辑门电路的输出端，用于传输所述驱动信号；以及信号优化部件，与所述信号传输线路并联，用于优化所述逻辑门电路输出的驱动信号，得到优化后的输出信号。

【技术特征摘要】
1.一种驱动电路，其特征在于，包括：逻辑门电路，用于输出驱动信号；信号传输线路，连接至所述逻辑门电路的输出端，用于传输所述驱动信号；以及信号优化部件，与所述信号传输线路并联，用于优化所述逻辑门电路输出的驱动信号，得到优化后的输出信号。2.根据权利要求1所述的驱动电路，其特征在于，所述信号传输线路的等效电路为π-RC等效电路。3.根据权利要求1所述的驱动电路，其特征在于，所述信号传输线路上设置有第一预设传输点和第二预设传输点，所述信号优化部件包括一个信号优化单元，其中，所述一个信号优化单元连接在所述第一预设传输点和所述第二预设传输点之间。4.根据权利要求3所述的驱动电路，其特征在于，所述信号优化单元包括：上升沿信号优化单元，用于在所述逻辑门电路输出的驱动信号的上升沿被触发，并对所述逻辑门电路输出的驱动信号进行优化处理；和/或下降沿信号优化单元，用于在所述逻辑门电路输出的驱动信号的下降沿被触发，并对所述逻辑门电路输出的驱动信号进行优化处理。5.根据权利要求4所述的驱动电路，其特征在于，在所述信号优化单元包括所述上升沿信号优化单元时，所述上升沿信号优化单元包括：第一延时结构、第一采样结构和第一PMOS管和第二PMOS管，其中，所述第一延时结构连接在所述第一采样结构和所述第一PMOS管的栅极之间，所述第一采样结构连接在所述第一延时结构和所述第二PMOS管的栅极之间，所述第一PMOS管的漏极接电源，所述第一PMOS管的源极连接至所述第二PMOS管的漏极，所述第二PMOS管的源极接负载。6.根据权利要求4所述的驱动电路，其特征在于，在所述信号优化单元包括所述下降沿信号优化单元时，所述下降沿信号优化单元包括：第二延时结构、第二采样结构和第一NMOS管和第二NMOS管，其中，所述第二延时结构连接在所述第二采样结构和所述第一NMOS管的栅极之间，所...

【专利技术属性】
技术研发人员：方伟，丁艳，潘劲东，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31