具有嵌入组件的半导体封装及其制造方法技术

本发明专利技术涉及半导体封装及其制作方法。所述半导体封装包含囊封层、电介质层、组件和第一经图案化导电层。所述囊封层具有第一表面。所述组件在所述囊封层内且具有前表面和所述前表面上的多个衬垫。所述电介质层在所述囊封层的所述第一表面上，且界定多个通孔；其中所述组件的所述多个衬垫抵靠所述电介质层；且其中所述电介质层具有与所述囊封层的所述第一表面相对的第二表面。多个通孔中的每一者从所述电介质层的所述第二表面延伸到所述多个所述衬垫中的相应一者。所述第一经图案化导电层在所述电介质层内且包围所述通孔。

【技术实现步骤摘要】

本专利技术涉及半导体封装及其制造方法，且更具体地说涉及具有嵌入组件的半导体封装及其制造方法。
技术介绍
在至少部分地由针对较小尺寸和增强的处理速度的需求的驱动下，半导体装置变得越来越复杂。同时，存在使包含这些半导体装置的许多电子产品进一步小型化的需求。半导体装置通常经封装，且随后可安装在包含电路的衬底上，例如电路板。这导致由半导体装置封装和衬底两者占据空间，且导致半导体装置封装占据衬底上的表面积。另外，作为单独的过程执行封装、板制造和装备可引起成本。所希望的是减少衬底上由半导体装置占据的空间，且简化并组合应用于半导体装置和衬底的封装、板制造和装配过程。
技术实现思路
根据本专利技术的实施例，一种半导体封装包含囊封层、电介质层、组件和第一经图案化导电层。所述囊封层具有第一表面。所述组件在所述囊封层内且具有前表面且包括所述前表面上的多个衬垫。所述电介质层在所述囊封层的所述第一表面上，且界定多个通孔；其中所述组件的所述多个衬垫抵靠所述电介质层；且其中所述电介质层具有与所述囊封层的所述第一表面相对的第二表面。多个通孔中的每一者从所述电介质层的所述第二表面延伸到所述多个所述衬垫中的相应一者。所述第一经图案化导电层在所述电介质层内且包围所述通孔。根据本专利技术的另一实施例，一种半导体封装包含裸片、囊封层、第一电介质层、多个导电部件和经图案化导电层。所述裸片包括裸片主体和多个衬垫，所述裸片主体具有其上安置所述多个衬垫的前表面。所述囊封层囊封上表面，所述囊封层掩埋所述裸片主体且从所述囊封层的上表面暴露所述裸片主体的前表面。所述第一电介质层安置在所述囊封层的上表面上且覆盖所述多个衬垫。所述多个导电部件穿透所述第一电
介质层。所述经图案化导电层嵌入所述第一电介质层中且通过所述导电部件电连接到所述衬垫。根据本专利技术的实施例，一种制作半导体封装的方法包含：(a)形成第一经图案化导电层；(b)形成囊封所述第一经图案化导电层的电介质粘合层；(c)将包括多个衬垫的裸片附接到所述电介质粘合层；(d)形成囊封所述裸片的囊封层；以及(e)在所述电介质粘合层中形成电连接到所述多个衬垫的多个导电通孔。附图说明图1图解说明根据本专利技术的实施例的半导体封装的横截面图；图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K和图2L图解说明根据本专利技术的实施例的制造方法；图3图解说明根据本专利技术的另一实施例的半导体封装的横截面图；以及图4图解说明根据本专利技术的另一实施例的半导体封装的横截面图。贯穿图式及详细描述使用共同参考数字以指示相同或类似元件。从以下结合附图做出的详细描述，本专利技术将是显而易见的。具体实施方式已经提出具有嵌入的半导体装置的各种衬底，所谓的芯片嵌入衬底，其中半导体装置或芯片首先埋入衬底中且随后在后续过程中制造重新路由结构。重新路由结构可包含再分布层(RDL)和从RDL延伸且在厚支撑层的表面处作为接触结构终止的互连件(例如，导电柱)，用于下一层级封装结构。RDL可由形成于嵌入半导体装置上方的钝化层支撑。聚合层沉积在RDL上方，且经蚀刻或钻孔以提供通孔以用于以金属包覆填充从而形成在所述通孔的开口上方延伸且超出所述开口的互连件(即，导电柱)。附接到所述柱的突出末端的焊料凸块是通过无电电镀、丝网或模板印刷形成。因为钝化层的顶表面由于延伸超出半导体装置的表面的嵌入半导体装置的衬垫而是不光滑的，所以高分辨率光刻并不有效形成所述通孔和RDL。因此，RDL的间距受限。此外，不能形成RDL可导致封装衬底的损耗，包含埋入封装衬底中的相对高成本半导体装置。本文所描述的是半导体封装及其制作方法，其中可使用高分辨率技术来减少通孔宽度，减少衬垫间距，改善产量，且减少制造成本。图1图解说明根据本专利技术的实施例的半导体封装的横截面图。所述半导体封装1
包含囊封层14、电介质层12、裸片13(或其它组件)、经图案化导电层11、经图案化导电层15、经图案化导电层16、焊料光致抗蚀剂层17和多个电连接元件18。囊封层14包含表面141。囊封层14可包含但不限于模制化合物或预先浸渍复合纤维(例如，预先浸渍物)。模制化合物的实例可包含(但不限于)具有分散于其中的填充剂的环氧树脂。预先浸渍物的实例可包含(但不限于)通过堆叠或层压许多预先浸渍材料/片形成的多层结构。裸片13可为但不限于形成于硅衬底上或硅衬底中的集成电路(IC)。裸片13包含裸片主体13a、前表面132和安置在前表面132上的多个衬垫131。裸片主体13a埋入或囊封在囊封层14中，且前表面132和衬垫131从囊封层14的表面141暴露以使得前表面132可与囊封层14的表面141共面。电介质层12安置在囊封层14的表面141上以及裸片13的前表面132和衬垫131上。裸片13夹在囊封层14与电介质层12之间以使得所述多个衬垫131埋入或囊封在电介质层12中。在另一实施例中，可存在衬垫131上的钝化层，且衬垫131不埋入电介质层12。电介质层12包含多个通孔12O和与表面141相对的表面121。所述多个通孔12O从表面121形成到电介质层12中。电介质层12可包含疏水性材料。电介质层12可为粘合剂以提供裸片13与电介质层12之间的接合以及囊封层14与电介质层12之间的接合。因此，电介质层12直接接触裸片13的前表面132和衬垫131。电介质层12还直接接触囊封层14的表面141。经图案化导电层11嵌入在电介质层12中。经图案化导电层11可为但不限于再分布层(RDL)。经图案化导电层11邻近于电介质层12的表面121。经图案化导电层11包含与电介质层12的表面121共面的表面11a。经图案化导电层11可包含但不限于铜(Cu)。因为经图案化导电层11嵌入在电介质层12中，所以可实现近似2μm的最小线宽度和近似2μm的最小线到线空间(间距)。经图案化导电层11的一部分111包围通孔12O。经图案化导电层11的部分111可具有环状轮廓，其具有对准到通孔12O的开口。经图案化导电层11的部分111可紧紧地且侧向地包围通孔12O中的每一者。经图案化导电层11的部分111与多个衬垫131之间的电介质层12侧向地包围通孔12O中的每一者。经图案化导电层11的部分111和电介质层12的一部分形成通孔12O中的每一者的侧壁。多个衬垫131中的每一者形成通孔12O的底部。通孔12O可具有较小直径且可接近地定位在一起。举例来说，通孔12O可具有等于或小于大约70μm的宽度，且衬垫131之间的对应间距可等于或小于大约150μm。对于另一实例，通孔12O可具有等于或小于大约15μm的宽度，且衬垫131之间的对应间距可等于或小于大约40μm。通孔12O的宽度可为其它值，例如
等于或小于例如大约60μm、55μm、50μm、45μm、40μm、35μm、30μm、25μm或20μm。衬垫131之间的间距也可为其它值，例如等于或小于例如大约140μm、130μm、120μm、110μm、100μm、90μm、80μm、70μm、60μm和50μm。经图案化导电层15连续地且保形地形成于电介质层12的表面121上，且形成于通孔12O中的每一者的侧壁和底部上。经图案化导电层15可为但不限于晶种层，其可包本文档来自技高网...

【技术保护点】
一种半导体封装，其包括：囊封层，其具有第一表面；所述囊封层内的组件，所述组件具有前表面且包括所述前表面上的多个衬垫；所述囊封层的所述第一表面上的电介质层，所述电介质层界定多个通孔；其中所述组件的所述多个衬垫抵靠所述电介质层；且其中所述电介质层具有与所述囊封层的所述第一表面相对的第二表面，且所述多个通孔中的每一者从所述电介质层的所述第二表面延伸到所述多个衬垫中的相应一者；以及第一经图案化导电层，其在所述电介质层内且包围所述通孔。

【技术特征摘要】
2014.11.07 US 14/536,2531.一种半导体封装，其包括：囊封层，其具有第一表面；所述囊封层内的组件，所述组件具有前表面且包括所述前表面上的多个衬垫；所述囊封层的所述第一表面上的电介质层，所述电介质层界定多个通孔；其中所述组件的所述多个衬垫抵靠所述电介质层；且其中所述电介质层具有与所述囊封层的所述第一表面相对的第二表面，且所述多个通孔中的每一者从所述电介质层的所述第二表面延伸到所述多个衬垫中的相应一者；以及第一经图案化导电层，其在所述电介质层内且包围所述通孔。2.根据权利要求1所述的半导体封装，其中所述第一经图案化导电层的所述第一部分和所述电介质层的一部分形成所述通孔中的每一者的侧壁，其中所述多个衬垫中的每一者形成所述通孔中的每一者的底部。3.根据权利要求2所述的半导体封装，其进一步包括连续地且保形地形成于所述电介质层的所述第二表面上以及所述通孔的所述侧壁和所述底部上的第二经图案化导电层。4.根据权利要求3所述的半导体封装，其进一步包括安置在所述第二经图案化导电层上的第三经图案化导电层。，其中所述第三经图案化导电层延伸超出所述电介质层的所述第二表面。5.一种半导体封装，其包括：裸片，其包括裸片主体和多个衬垫，所述裸片主体具有其上安置所述多个衬垫的前表面；囊封层，其...

【专利技术属性】
技术研发人员：施佑霖，李志成，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71