The invention relates to a method for preparing thick layer epitaxy on thin Sb substrate of VDMOS device. The 9 group of the adjusting rod scale below epitaxial furnace graphite base values were set at high temperature; epitaxial furnace base etching polishing using hydrogen chloride HCl gas furnace; extension of base pit into the silicon substrate, polishing on the surface of silicon substrate using HCl gas; a large flow of hydrogen on silicon substrate the surface of purge; growth on silicon wafer with a thin layer of the epitaxial layer; doped epitaxial layer growth; doped epitaxial layer growth to a predetermined thickness after cooling; epitaxial wafers nine test point thickness measurement, so as to obtain the average thickness of the silicon epitaxial wafer and its uniformity. To achieve a good control of the epitaxial thin Sb substrate of 400 m growth, < uneven thickness; 0.5%, non slip line, edge chipping, damage and other defects, to meet the requirements of VDMOS devices on silicon epitaxial layer, improved device yield.
【技术实现步骤摘要】
本专利技术涉及一种VDMOS器件用硅外延层的制备工艺技术,尤其涉及一种VDMOS器件用薄Sb衬底上制备厚层外延的方法。
技术介绍
VDMOS功率器件属于一种具有高输入阻抗、良好的热稳定性、低功耗以及快开关速度的半导体器件,在开关稳压电源、高频加热、计算机接口电路以及功率放大器等领域获得了日益广泛的应用。VDMOS器件采用成百上千个重复MOS单元并联的多元胞结构,已达到更大工作电流的目的,而单个元胞的质量直接决定了器件的性能。基底材料主要采用N型掺Sb的硅<100>晶向背封衬底,元胞的良好电学特性要求外延材料具有较好的均匀性和较低的缺陷密度。为降低芯片的成本,目前国内市场主流采用6英寸硅外延片产品,而选用衬底厚度为400μm的薄Sb衬底代替常规厚度为625μm的衬底,不仅每根单晶棒可以产出更多的硅单晶片,可以降低硅衬底的成本,同时省去了后续器件工艺中背面减薄的工序,进一步降低了VDMOS器件的制造成本,发展前景广为看好。但与此同时,因衬底厚度的降低,必将带来外延生长流体模型和晶体应力分配的不同,外延厚度均匀性以及缺陷的控制难度大大增加,鉴于外延边缘生长速率高于中心的事实,在生长厚层外延时因较长的生长时间,热历史造成的挤压应力不断积累,而极易在外延边缘出现“外延冠”、崩边、滑移线等缺陷,在后续器件工艺中,边缘裂纹不断扩大、延伸,造成外延碎片率的大量增加,特别是在主参考边上应力和损伤问题更为突出,对后续器件工艺设备和过程控制带来极为不利影响。这就需要通过外延工艺的优化,实现对外延厚度均匀性和缺陷的良好控制,保证器件性能和良率。
技术实现思路
本专利技术 ...
【技术保护点】
一种VDMOS器件用薄Sb衬底上制备厚层外延的方法,其特征在于:步骤如下,第一步:外延炉石墨基座下方的感应线圈的底端设有9组距离可调的调节杆,分别命名为4#~12#,通过旋转调节杆来顶起或拉低线圈的位置,调整线圈每个部分与石墨基座之间的间距,进而改善基座的温度均匀性,4#调节杆的刻度值设定为‑6~‑10,5#调节杆的刻度值设定为‑10~‑15,6#调节杆的刻度值设定为‑25~‑30,7#调节杆的刻度值设定为‑25~‑30,8#调节杆的刻度值设定为0~+3,9#调节杆的刻度值设定为‑25~‑30,10#调节杆的刻度值设定为‑25~‑30,11#调节杆的刻度值设定为0~+3,12#调节杆的刻度值设定为0~+3;第二步:利用氯化氢HCl气体在高温下对外延炉基座进行刻蚀抛光,去除基座上的残余沉积物质,抛光温度设定为1070~1100℃,通入HCl气体流量设定为3~5 L/min,刻蚀时间设定为7~12 min;第三步:向外延炉基座片坑内装入硅衬底片,利用HCl气体对硅衬底片表面进行抛光,采用氢气输送HCl气体的方式进入反应腔室,氢气流量设定为100~150 L/min,HCl流量设定为1~3 ...
【技术特征摘要】
1.一种VDMOS器件用薄Sb衬底上制备厚层外延的方法,其特征在于:步骤如下,第一步:外延炉石墨基座下方的感应线圈的底端设有9组距离可调的调节杆,分别命名为4#~12#,通过旋转调节杆来顶起或拉低线圈的位置,调整线圈每个部分与石墨基座之间的间距,进而改善基座的温度均匀性,4#调节杆的刻度值设定为-6~-10,5#调节杆的刻度值设定为-10~-15,6#调节杆的刻度值设定为-25~-30,7#调节杆的刻度值设定为-25~-30,8#调节杆的刻度值设定为0~+3,9#调节杆的刻度值设定为-25~-30,10#调节杆的刻度值设定为-25~-30,11#调节杆的刻度值设定为0~+3,12#调节杆的刻度值设定为0~+3;第二步:利用氯化氢HCl气体在高温下对外延炉基座进行刻蚀抛光,去除基座上的残余沉积物质,抛光温度设定为1070~1100℃,通入HCl气体流量设定为3~5 L/min,刻蚀时间设定为7~12 min;第三步:向外延炉基座片坑内装入硅衬底片,利用HCl气体对硅衬底片表面进行抛光,采用氢气输送HCl气体的方式进入反应腔室,氢气流量设定为100~150 L/min,HCl流量设定为1~3 L/min,气抛温度设定为1070~1100℃,温度上升时间设定为8~10 min,稳定气抛时间设定为1~2 min;第四步:采用大流量氢气对硅衬底片表面进行吹扫,将HCl腐蚀产生的副产物去除出腔体外,氢气流量设定为220~250 L/min,时间设定为5~8 min;第五步:在硅片上生长一层很薄的本征外延层,对硅片表面起到自封闭作用,阻止衬底杂...
【专利技术属性】
技术研发人员:陈涛,李明达,薛兵,白春磊,殷海丰,
申请(专利权)人:中国电子科技集团公司第四十六研究所,
类型:发明
国别省市:天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。