像素结构及其显示面板制造技术

一种像素结构，具有第一薄膜晶体管与第一储存电容，设置于可挠性基板上。第一薄膜晶体管具有栅极，第一储存电容具有电容电极。电容电极下方具有相对应的第一导电电极，且电容电极与第一导电电极的垂直投影于基板上的投影至少一部分重叠。

【技术实现步骤摘要】

本专利技术涉及一种像素结构及其显示面板。
技术介绍
在各种平面显示器中，有机发光显示器(Organic Light Emitting Display，简称OLED)因具有视角广、色彩对比效果好、响应速度快及成本低等优点，可望成为下一代的平面显示器的主流。有机发光显示器，为了维持所需要的储存电容，往往需要保留足够的面积，储存电容的设置将导致的有效发光区(有效发光区)变的很小，产生开口率较小的问题。而且随着OLED产品分辨率增加，同时画面品质需求提升，像素尺寸越来越小，像素电路越来越复杂。如何在不增加储存电容平面面积的情况下，又可以维持电容容量，同时提升像素电路驱动的稳定性，是本领域持续努力的目标。
技术实现思路
本专利技术提供一种像素结构，其包括可挠性基板(flexible substrate)、缓冲层、第一导电电极、第一保护层、半导体层、栅极绝缘层、电极层、栅极、电容电极层、第二保护层、源极与漏极以及像素电极。缓冲层，设置于可挠性基板。第一导电电极，设置于缓冲层上。第一保护层，设置于第一导电电极上。半导体层，设置于该第一保护层上。栅极绝缘层，设置于半导体层上，栅极绝缘层具有第一贯孔与一第二贯孔。栅极，设置于栅极绝缘层上。电极层，设置于栅极绝缘层上，且电极层具有至少一栅极与至少一电容电极。其中，栅极与半导体层垂直投影于该可挠性基板上的投影部分重叠，电容电极与第一导电电极垂直投影于该可挠性基板上的投影至少一部分重叠。其中电容电极、半导体层与第一导电电极其中至少二者耦合成储存电容。第二保护层，设置于栅极、电容电极与栅极绝缘层上，第二保护层与栅极绝缘层具有第一贯孔与第二贯孔。源极与漏极，分别设置于第二保护层上且相互分隔，源极与漏极通过第一贯孔与第二贯孔与半导体层接触。像素电极，设置于第二保护层上，且其与源极或漏极连接。本专利技术的一实施例中，半导体层的材料包含多晶硅。本专利技术的一实施例中，还包括第二导电电极，设置于缓冲层上，且第二导电电极与栅极的垂直投影于可挠性基板上的投影至少一部分重叠。本专利技术的一实施例中，半导体层未延伸至电容电极下方。本专利技术的一实施例中，至少部分半导体层延伸至电容电极下方，电容电极及位于电容电极下方的半导体层垂直投影于可挠性基板上的投影至少一部分重叠，其中，位于电容电极下方的半导体层为掺杂半导体层。本专利技术的一实施例中，第一保护层与栅极绝缘层具有至少一连接孔，电容电极通过连接孔与第一导电电极连接。本专利技术的多个实施例中，还包括第三保护层，设置于源极、漏极与第二保护层上。第三保护层具有第三贯孔。其中，像素电极通过第三贯孔与源极或漏极接触。本专利技术的一实施例中，还包含像素定义层，设置于第三保护层上，且像素定义层具有一开口，以使像素电极位于开口中。本专利技术的一实施例中，还包括有机平坦层设置于部分第三保护层上。本专利技术的一实施例中，第一导电电极为浮置电极。本专利技术的一实施例中，第一导电电极与电容电极垂直投影于可挠性基板上的投影形状或图案实质上相同。本专利技术的一实施例中，电容电极与第一导电电极耦合成储存电容。本专利技术的一实施例中，储存电容包括第一储存电容与第二储存电容，其中电容电极层与半导体层耦合为第一储存电容，半导体层与第一导电电极耦合为第二储存电容。本专利技术的显示面板包含多个像素结构、另一基板与显示介质层。该些像素结构至少一部分包含如本专利技术实施例其中之一所述的像素结构。另一基板，设置于该可挠性基板的对向。显示介质层，设置于另一基板与可挠性基板之间。附图说明图1绘示本专利技术一实施例的有机发光二极管显示面板之像素结构的等效电路示意图。图2绘示本专利技术第一实施例的像素结构的剖面示意图。图3绘示本专利技术第一实施例的变化实施例之像素结构的剖面示意图。图4绘示本专利技术第二实施例的像素结构的剖面示意图。图5绘示本专利技术第三实施例的像素结构的剖面示意图。图6绘示本专利技术第四实施例的显示面板的剖面示意图。附图标记说明：10、11、12、13 像素结构 102 第一缓冲层100 可挠性基板 104 第二缓冲层B 缓冲层 106 第一导电电极108 第一保护层 P1 第一贯孔SE 半导体层 GI 栅极绝缘层G1、G2、GE 栅极 201 电极层110 第二保护层 112 第三保护层114 有机平坦层 116 像素定义层S1、S2、S 源极 D1、D2、D 漏极P1 第一贯孔 PE 像素电极P2 第二贯孔 O 接触孔P3 第三贯孔 130 开孔C、Cst 储存电容 C1 第一储存电容C2 第二储存电容 T 薄膜晶体管Ta 开关薄膜晶体管 Tb 驱动薄膜晶体管206 第二导电电极 Vdd 电源线Xn 扫描线 Yn 数据线CH 通道区 SE1、SE2 掺杂区120 另一基板 122 显示介质层201a 电容电极具体实施方式为使本领域技术人员能更进一步了解本专利技术，下文特列举本专利技术的数个实施例，并配合说明书附图，详细说明本专利技术的构成内容及所欲实现的技术效果。附图所画各元件层别，厚度仅为参考，并不代表各元件层别的相对厚度。图1是根据本专利技术一实施例的有机发光二极管显示面板的像素结构的等效电路示意图。请参照图1，有机发光二极管显示面板的像素结构包括有机发光二极管OLED、数据线Yn、扫描线Xn、开关薄膜晶体管Ta、驱动薄膜晶体管Tb以及储存电容Cst。开关薄膜晶体管Ta的栅极G1耦接至扫瞄线Xn，第一电极S1耦接至数据线Yn，且第二电极D1耦接至驱动薄膜晶体管Tb的栅极G2。驱动薄膜晶体管Tb的第二电极D2耦接至有机发光二极管OLED，第一电极S2则与电源线Vdd耦接。储存电容Cst的其中一端电极与驱动薄膜晶体管Tb的第二电极D2电性连接，且储存电容Cst的另一端电极则与开关薄膜晶体管Ta的本文档来自技高网...

【技术保护点】
一种像素结构，包括:一可挠性基板；一缓冲层，设置于该可挠性基板上一第一导电电极，设置于该缓冲层上；一第一保护层，设置于该第一导电层上；一半导体层，设置于该第一保护层上；一栅极绝缘层，设置于该半导体层上；一电极层，设置于该栅极绝缘层上，且该电极层具有至少一栅极与至少一电容电极，其中，该栅极与该半导体层垂直投影于该可挠性基板上的投影部分重叠，该电容电极与该第一导电电极垂直投影于该可挠性基板上的投影至少一部分重叠，且该电容电极、该半导体层与该第一导电电极其中至少二者耦合成一储存电容；一第二保护层，设置于该栅极、该电容电极与该栅极绝缘层上，该栅极绝缘层与该第二保护层具有一第一贯孔与一第二贯孔；一源极与一漏极，分别设置于该第二保护层上且相互分隔，该源极与该漏极分别通过该第一贯孔与该第二贯孔与该半导体层接触，其中，该栅极、该源极、该漏极以及夹设于该栅极、该源极与该漏极之间的该半导体层构成一薄膜晶体管；以及一像素电极，设置于该第二保护层上，且其与该源极或漏极连接。

【技术特征摘要】
2016.05.25 TW 1051162461.一种像素结构，包括:一可挠性基板；一缓冲层，设置于该可挠性基板上一第一导电电极，设置于该缓冲层上；一第一保护层，设置于该第一导电层上；一半导体层，设置于该第一保护层上；一栅极绝缘层，设置于该半导体层上；一电极层，设置于该栅极绝缘层上，且该电极层具有至少一栅极与至少一电容电极，其中，该栅极与该半导体层垂直投影于该可挠性基板上的投影部分重叠，该电容电极与该第一导电电极垂直投影于该可挠性基板上的投影至少一部分重叠，且该电容电极、该半导体层与该第一导电电极其中至少二者耦合成一储存电容；一第二保护层，设置于该栅极、该电容电极与该栅极绝缘层上，该栅极绝缘层与该第二保护层具有一第一贯孔与一第二贯孔；一源极与一漏极，分别设置于该第二保护层上且相互分隔，该源极与该漏极分别通过该第一贯孔与该第二贯孔与该半导体层接触，其中，该栅极、该源极、该漏极以及夹设于该栅极、该源极与该漏极之间的该半导体层构成一薄膜晶体管；以及一像素电极，设置于该第二保护层上，且其与该源极或漏极连接。2.如权利要求1所述的像素结构，其中，该半导体层的材料包含多晶硅。3.如权利要求1所述的像素结构，还包括一第二导电电极，设置于该缓冲层上，且其与该栅极的垂直投影于该基板上的投影至少一部分重叠。4.如权利要求1所述的像素结构，其中，该半导体层未延伸至该电容电极下方。5.如权利要求1所述的像素结构，其中该半导体层延伸至该电容电极...

【专利技术属性】
技术研发人员：林世亮，郭庭玮，陈佳楷，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71