半导体开关制造技术

本申请公开了一种半导体开关。其中，半导体开关的一实施例包括衬底层；第一掺杂区、第二掺杂区和第三掺杂区，其中，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区间隔扩散在所述衬底层，且所述衬底层的表面暴露出所述第一掺杂区、所述第二掺杂区和所述第三掺杂区，当所述衬底层为P型半导体时，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区为N型半导体，当所述衬底层为N型半导体时，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区为P型半导体；第一氧化区，位于间隔所述第一掺杂区和所述第二掺杂区的所述衬底层的表面，连接所述第一掺杂区和所述第二掺杂区；第二氧化区，位于间隔所述第二掺杂区和所述第三掺杂区的所述衬底层的表面，连接所述第二掺杂区和所述第三掺杂区；栅电极，由位于所述第一氧化区上的第一栅电极和位于所述第二氧化区上的第二栅电极连接而成；第一漏电极，与所述第一掺杂区连接；第二漏电极，和所述第三掺杂区连接；源电极，与所述第二掺杂区和所述衬底层连接。按照本申请的方案，能够控制电流双向流动。

【技术实现步骤摘要】

本申请一般涉及半导体技术，尤其涉及半导体开关。
技术介绍
固体开关，或固态继电器已广泛应用于各种机电设备、自动化设备、照明、仪器仪表、安防设备、充电设备、化工设备、矿山设备等。它的优点在于寿命长、可靠性高、无触点、无线圈、无噪声、无火花、抗干扰能力强、开关速度快，抗干扰能力强，且耐冲击，耐振荡，防爆、防潮、防腐蚀。它主要的缺点是存在通态压降、有一定的内阻，因此大功率的固体开关需要比较大的散热装置。尤其对于直流输入/输出的固体开关，散热是一个非常重要的要求。由于MOSFET(Metal Oxide Semiconductor Field Effect Transistor，场效应管)导通内阻小，导通压降小，可以降低导通时的发热量，因此适合作为固体开关中常用的功率半导体器件。但是普通的MOSFET在制造过程中会存在一个寄生二极管，它并联在MOSFET的漏极和源极之间。如图1A、图1B所示，图1A、图1B为一个N型MOSFET，其中，D是MOSFET的漏极，G是MOSFET的栅极，S是MOSFET的源极。在实际的制造过程中，MOSFET的P型衬底和S连接的N型掺杂区短接。因此P型衬底和D连接的N型掺杂区形成一个寄生二极管。由于这个寄生二极管的存在，单个的NMOS只能构成一个单向的固体开关。对于NMOS(Negative channel Metal Oxide Semiconductor，N型金属氧化物半导体)，它可以控制电流从D流向S，但是不能控制电流从S流向D；对于PMOS(Positive channel Metal Oxide Semiconductor，P型金属氧化物半导体)，它可以控制电流从S流向D，但是不能控制电流从D流向S。
技术实现思路
鉴于现有技术中的上述缺陷或不足，期望提供一种半导体开关，以解决现有技术中存在的问题。第一方面，本申请提供了一种半导体开关，包括：衬底层；第一掺杂区、第二掺杂区和第三掺杂区，其中，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区间隔扩散在所述衬底层，且所述衬底层的表面暴露出所述第一掺杂区、所述第二掺杂区和所述第三掺杂区，当所述衬底层为P型半导体时，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区为N型半导体，当所述衬底层为N型半导体时，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区为P型半导体；第一氧化区，位于间隔所述第一掺杂区和所述第二掺杂区的所述衬底层的表面，连接所述第一掺杂区和所述第二掺杂区；第二氧化区，位于间隔所述第二掺杂区和所述第三掺杂区的所述衬底层的表面，连接所述第二掺杂区和所述第三掺杂区；栅电极，由位于所述第一氧化区上的第一栅电极和位于所述第二氧化区上的第二栅电极连接而成；第一漏电极，与所述第一掺杂区连接；第二漏电极，和所述第三掺杂区连接；源电极，与所述第二掺杂区和所述衬底层连接。在一些实施例中，所述衬底层包括顶面和底面；以及所述第一掺杂区、所述第二掺杂区和所述第三掺杂区横向分布在所述衬底层，且所述衬底层的顶面暴露出所述第一掺杂区、所述第二掺杂区和所述第三掺杂区；所述第一漏电极位于所述第一掺杂区上；所述第二漏电极位于所述第三掺杂区上；所述源电极位于所述第二掺杂区上。在一些实施例中，所述衬底层包括顶面和底面；以及所述衬底层的底面暴露出所述第一掺杂区和所述第三掺杂区，所述衬底层的顶面暴露出所述第二掺杂区；所述第一漏电极位于所述第一掺杂区下；所述第二漏电极位于所述第三掺杂区下；所述源电极位于所述第二掺杂区上。在一些实施例中，所述衬底层包括顶面和底面；以及所述衬底层的顶面暴露出所述第一掺杂区和所述第三掺杂区，所述衬底层的底面暴露出所述第二掺杂区；所述第一漏电极位于所述第一掺杂区上；所述第二漏电极位于所述第三掺杂区上；所述源电极位于所述第二掺杂区下。在一些实施例中，所述衬底层包括顶面、底面；以及所述第一掺杂区和所述第三掺杂区分别位于所述衬底层的两侧；所述第二掺杂区暴露在所述衬底层的顶面；所述第一漏电极位于所述第一掺杂区下；所述第二漏电极位于所述第三掺杂区下；所述源电极位于所述第二掺杂区上。在一些实施例中，所述衬底层包括顶面和底面；以及所述第一掺杂区和所述第三掺杂区分别位于所述衬底层的两侧；所述第二掺杂区暴露在所述衬底层的底面；所述第一漏电极位于所述第一掺杂区上；所述第二漏电极位于所述第三掺杂区上；所述源电极位于所述第二掺杂区下。在一些实施例中，所述衬底层包括顶面、底面和侧面；以及所述衬底层的底面和至少一个侧面暴露出所述第一掺杂区和所述第三掺杂区，所述衬底层的顶面暴露出所述第二掺杂区；所述第一漏电极位于所述第一掺杂区下；所述第二漏电极位于所述第三掺杂区下；所述源电极位于所述第二掺杂区上。在一些实施例中，所述衬底层包括顶面、底面和侧面；以及所述衬底层的顶面和至少一个侧面暴露出所述第一掺杂区和所述第三掺杂区，所述衬底层的底面暴露出所述第二掺杂区；所述第一漏电极位于所述第一掺杂区上；所述第二漏电极位于所述第三掺杂区上；所述源电极位于所述第二掺杂区下。在一些实施例中，所述第一漏电极构成所述半导体开关的一个输入端，所述第二漏电极构成所述半导体开关的一个输出端；或所述第一漏电极构成所述半导体开关的一个输出端，所述第二漏电极构成所述半导体开关的一个输入端。在一些实施例中，所述第一漏电极，所述栅电极与所述源电极构成第一场效应晶体管；所述第二漏电极，所述栅电极与所述源电极构成第二场效应晶体管。本申请实施例提供的半导体开关，通过三个掺杂区的设置，位于所述第一氧化区上的第一栅电极和位于所述第二氧化区上的第二栅电极的连接，以及与第二掺杂区和衬底层连接源电极的设置，实现了对电流双向流动的控制。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：图1A示出了现有的半导体开关的示意性结构图；图1B示出了现有的半导体开关的示意性电路图；图2A示出了根据本申请一个实施例的半导体开关的结构示意图；图2B示出了根据本申请一个实施例的半导体开关的示意性电路图；图3A示出了根据本申请又一个实施例的半导体开关的结构示意图；图3B示出了根据本申请又一个实施例的半导体开关的结构示意图；图4A示出了根据本申请再一个实施例的半导体开关的结构示意图；图4B示出了根据本申请再一个实施例的半导体开关的结构示意图。具体实施方式下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关技术，而非对该技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与技术相关的部分。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。请参考图2A，其示出了根据本申请的一个实施例的半导体开关的示意性结构图200。在该实施例中半导体开关包括：衬底层201，第一掺杂区202、第二掺杂区203和第三掺杂区204，第一氧化区205、第二氧化区206，多个电极207。当衬底层201为P型半导体时，第一掺杂区202、第二掺杂区203和第三掺杂区204为N型半导体，当衬底层201为N型半导体时，第一掺杂区202、第二掺杂区203和第三掺杂区204为P本文档来自技高网...

【技术保护点】
一种半导体开关，其特征在于，包括：衬底层；第一掺杂区、第二掺杂区和第三掺杂区，其中，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区间隔扩散在所述衬底层，且所述衬底层的表面暴露出所述第一掺杂区、所述第二掺杂区和所述第三掺杂区，当所述衬底层为P型半导体时，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区为N型半导体，当所述衬底层为N型半导体时，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区为P型半导体；第一氧化区，位于间隔所述第一掺杂区和所述第二掺杂区的所述衬底层的表面，连接所述第一掺杂区和所述第二掺杂区；第二氧化区，位于间隔所述第二掺杂区和所述第三掺杂区的所述衬底层的表面，连接所述第二掺杂区和所述第三掺杂区；栅电极，由位于所述第一氧化区上的第一栅电极和位于所述第二氧化区上的第二栅电极连接而成；第一漏电极，与所述第一掺杂区连接；第二漏电极，和所述第三掺杂区连接；源电极，与所述第二掺杂区和所述衬底层连接。

【技术特征摘要】
1.一种半导体开关，其特征在于，包括：衬底层；第一掺杂区、第二掺杂区和第三掺杂区，其中，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区间隔扩散在所述衬底层，且所述衬底层的表面暴露出所述第一掺杂区、所述第二掺杂区和所述第三掺杂区，当所述衬底层为P型半导体时，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区为N型半导体，当所述衬底层为N型半导体时，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区为P型半导体；第一氧化区，位于间隔所述第一掺杂区和所述第二掺杂区的所述衬底层的表面，连接所述第一掺杂区和所述第二掺杂区；第二氧化区，位于间隔所述第二掺杂区和所述第三掺杂区的所述衬底层的表面，连接所述第二掺杂区和所述第三掺杂区；栅电极，由位于所述第一氧化区上的第一栅电极和位于所述第二氧化区上的第二栅电极连接而成；第一漏电极，与所述第一掺杂区连接；第二漏电极，和所述第三掺杂区连接；源电极，与所述第二掺杂区和所述衬底层连接。2.根据权利要求1所述的半导体开关，其特征在于，所述衬底层包括顶面和底面；以及所述第一掺杂区、所述第二掺杂区和所述第三掺杂区横向分布在所述衬底层，且所述衬底层的顶面暴露出所述第一掺杂区、所述第二掺杂区和所述第三掺杂区；所述第一漏电极位于所述第一掺杂区上；所述第二漏电极位于所述第三掺杂区上；所述源电极位于所述第二掺杂区上。3.根据权利要求1所述的半导体开关，其特征在于，所述衬底层包括顶面和底面；以及所述衬底层的底面暴露出所述第一掺杂区和所述第三掺杂区，所述衬底层的顶面暴露出所述第二掺杂区；所述第一漏电极位于所述第一掺杂区下；所述第二漏电极位于所述第三掺杂区下；所述源电极位于所述第二掺杂区上。4.根据权利要求1所述的半导体开关，其特征在于，所述衬底层包括顶面和底面；以及所述衬底层的顶面暴露出所述第一掺杂区和所述第三掺杂区，所述衬底层的底面暴露出所述第二掺杂区；所述第一漏电极位于所述第一掺杂区上；所述第二漏...

【专利技术属性】
技术研发人员：赵恩海，董维胜，宋佩，邹庆华，谭婷，
申请(专利权)人：盐城市惠众新能源科技有限公司，
类型：新型
国别省市：江苏;32