一种基于CPLD的IO数据采集卡及其数据采集方法技术

本发明专利技术公开一种基于CPLD的IO数据采集卡及其数据采集方法，用于数据采集和/或数据输出,包括CPLD模块、数据采集模块、数据输出模块、隔离模块、IO接线端子和SPI总线接口，数据采集模式下，IO接线端子采集数字信号并传输至数据采集模块，数据采集模块兼容5V和24V的数字信号并将数字信号传输给CPLD模块，CPLD模块采集数字信号并进行整合和处理后传输至隔离模块，隔离模块将数字信号电气隔离后经SPI总线接口上传至上位机；数据输出模式下，SPI总线接口接收上位机下发的数字信号并传输至隔离模块，隔离模块将数字信号电气隔离后发送给CPLD模块，CPLD模块将经电气隔离后的数字信号进行验证和处理后传输至数字输出模块，并输出至IO接线端子。

【技术实现步骤摘要】

本专利技术涉及可配置的IO数据采集卡
，特别涉及一种基于CPLD的IO数据采集卡及其数据采集方法。
技术介绍
IO采集卡可对现场数据进行采集和控制，在实际应用中发挥着举足轻重的作用。现有的IO采集卡只能单一的采集5V或者24V的信号，目前市场上，暂时没有可以兼容采集5V和24V信号的IO采集卡。CPLD(Complex Programmable Logic Device)是一种复杂可编程逻辑器件，具有编程灵活、集成度高、设计制造成本低的特点。CPLD具有较大的时间可预测性。CPLD是并行运行的，用于IO数据采集，能极大提高采集速度。目前，市场上还没有一种基于CPLD的IO数据采集卡。
技术实现思路
为了克服现有技术中的不足，本专利技术提供一种基于CPLD的IO数据采集卡及其数据采集方法，采用CPLD作为主控芯片，极大地提高了数据的处理和传输速度，采集系统集成度高，资源利用充分。本专利技术实现上述目的所采用的技术方案如下：本专利技术公开了一种基于CPLD的I/O数据采集卡，用于数据采集和/或数据输出,包括CPLD模块、数据采集模块、数据输出模块、隔离模块、IO接线端子和SPI总线接口，其中：数据采集模式：所述IO接线端子采集外部数字信号,并传输至所述数据采集模块；所述数据采集模块兼容5V和24V的数字信号，并将此数字信号传输给所述CPLD模块；所述CPLD模块采集所述数据采集模块传送过来的数字信号并进行整合和处理后，传输至所述隔离模块；所述隔离模块将所述数字信号电气隔离后，经所述SPI总线接口上传至上位机；数据输出模式：所述SPI总线接口接收上位机下发的数字信号，并传输至所述隔离模块；所述隔离模块将此数字信号电气隔离后，发送给所述CPLD模块；所述CPLD模块将所述经电气隔离后的数字信号进行验证和处理后，传输至所述数字输出模块，并经所述数字输出模块输出至所述IO接线端子。进一步的，所述CPLD模块内部集成了IO配置单元、IO输入单元、IO输出单元、数据处理单元和数据传输单元，其中：所述IO配置单元的输出端连接所述IO输入单元的输入端，用于配置所述IO数据采集卡中数字信号的输入和输出；所述IO输入单元的输出端连接所述数据处理单元的输入端，用于采集所述IO配置单元中的数字信号；所述数据处理单元与所述数据传输单元双向连接，所述数据处理单元的输出端还连接所述IO输出单元的输入端，用于对从所述IO输入单元获得的数字信号进行处理、验证和校验；所述IO输出单元的输出端连接所述IO配置单元的输入端，用于输出数字信号至所述IO配置单元。进一步的，还包括一电源模块，所述电源模块与所述CPLD模块连接，用于提供所述CPLD模块的工作电源。进一步的，所述数据采集模块为一数据采集电路，所述数据采集电路包括电阻R1、R2、R3和R4，以及金属-氧化物半导体场效应晶体管MOSFET,所述电阻R1、R2和R3的一端共接，所述电阻R1的另一端连接5V/24V输入端，所述电阻R2的另一端接地GND,所述电阻R3的另一端接所述金属-氧化物半导体场效应晶体管MOSFET的栅极G，所述金属-氧化物半导体场效应晶体管MOSFET的源极S接地GND,所述金属-氧化物半导体场效应晶体管MOSFET的漏极D同时连接电阻R4和输出端，所述电阻R4的另一端连接电源电压VCC。优选的，所述电阻R1和R2的阻值相同，所述电阻R4的阻值大于10K，所述金属-氧化物半导体场效应晶体管MOSFET为N型。进一步的，所述数据输出模块为一推挽输出电路，所述推挽输出电路包括一个P沟道MOSFET和一个N沟道MOSFET，所述P沟道MOSFET的源极S连接电源电压VCC,栅极G连接输入端，漏极D连接输出端并同时连接所述N沟道MOSFET的漏极D，所述N沟道MOSFET的栅极G连接输入端，源极S接地GND。进一步的，所述SPI总线接口的数据格式包括帧头、地址位、功能位、数据位和奇偶检验位，所述数据位的高低位与所述IO接线端子的顺序一一对应。优选的，所述IO数据采集卡用于采集8路、16路或32路数据。优选的，所述CPLD模块为复杂可编程逻辑器件，其型号为LC4064V-75T48I。优选的，所述隔离模块为数字隔离器，其型号为ISO7241C。本专利技术另外公开了一种基于CPLD的IO数据采集方法，包括以下步骤：S1:CPLD在上电复位后，系统进行初始化，CPLD内部各个模块对应的寄存器清零；S2:DSP或者上位机通过SPI总线接口发送一帧数据到IO数据采集卡，经过SPI总线接口和隔离模块进入CPLD中的数据传输单元；S3:数据处理单元在接收到数据传输单元传输过来的数据后，验证该帧数据的帧头是否为01，如果是则验证地址位是否正确，如果不是则返回步骤S2，重新接收数据；S4:验证该帧数据的地址位是01，则进行奇偶校验位的验证，如果是则进行功能位的验证，如果不是则返回步骤S2，重新接收数据；S5:验证该帧数据的功能位是否为01或10，如果是10则此帧数据为配置帧，如果是01则此帧数据为数据帧，其它的数据情况则返回步骤S2，重新接收数据；S6:根据配置帧[9:2]位的数据配置IO数据采集卡的数据采集与数据输出，如果配置帧[9:2]位的全为低，则此IO采集卡全部配置为数据采集模式，如果配置帧[9:2]位的全为高，则此IO采集卡全部配置为数据输出模式；S7:如果全部配置为数据输出模式，配置完成后，CPLD再次通过SPI总线接口接受数据，进行数据验证，如果是数据帧则可以传输数据到IO接线端子，如果为配置帧则再次进行采集卡的配置；S8:如果全部配置为数据采集模式，IO采集卡通过IO接线端子采集数据，经过数据处理模块，其中包括帧头、地址位、功能位、数据位、奇偶检验位的整合与处理，通过SPI总线接口发送到DSP或者上位机，完成数据采集。与现有技术相比，本专利技术的有益效果如下：1、本专利技术中的数据采集模块采用OD门和上拉电阻的电路，可以兼容5V和24V信号的采集，同时可以隔离外部信号对采集系统的干扰；2、本专利技术中的数据输出模块采用两个MOSFET组成的推挽输出电路，用于提高输出信号的驱动能力，同时隔离外部5V和24V信号，减少对采集系统的干扰；3、本专利技术采用CPLD作为主控芯片，CPLD的并行执行，极大提高数据的处理和传输速度，采集卡数据更新的最大时间为3us，CPLD内部的IO输入单元采用敏感触发机制，可以随时捕捉外部信号的变化；4、本专利技术的SPI总线接口中的数据传输具有特定的数据格式，方便用户使用，保证数据传输的正确性；6、本专利技术中的采集系统集成度高，资源利用充分。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：图1是本专利技术一种基于CPLD的IO数据采集卡的系统框图；图2是本专利技术一种基于CPLD的IO数据采集卡的CPLD内部集成模块示意图；图3是本专利技术一种基于CPLD的IO数据采集卡的一路数据采集模块电路图；图4是本专利技术一种基于CPLD的IO数据采集卡的一路数据输出模块电路图；图5是本专利技术一种基于CPL本文档来自技高网...

【技术保护点】
一种基于CPLD的IO数据采集卡，用于数据采集和/或数据输出,其特征在于，包括CPLD模块、数据采集模块、数据输出模块、隔离模块、IO接线端子和SPI总线接口，其中：数据采集模式：所述IO接线端子采集外部数字信号,并传输至所述数据采集模块；所述数据采集模块兼容5V和24V的数字信号，并将此数字信号传输给所述CPLD模块；所述CPLD模块采集所述数据采集模块传送过来的数字信号并进行整合和处理后，传输至所述隔离模块；所述隔离模块将所述数字信号电气隔离后，经所述SPI总线接口上传至上位机；数据输出模式：所述SPI总线接口接收上位机下发的数字信号，并传输至所述隔离模块；所述隔离模块将此数字信号电气隔离后，发送给所述CPLD模块；所述CPLD模块将所述经电气隔离后的数字信号进行验证和处理后，传输至所述数字输出模块，并经所述数字输出模块输出至所述IO接线端子。

【技术特征摘要】
1.一种基于CPLD的IO数据采集卡，用于数据采集和/或数据输出,其特征在于，包括CPLD模块、数据采集模块、数据输出模块、隔离模块、IO接线端子和SPI总线接口，其中：数据采集模式：所述IO接线端子采集外部数字信号,并传输至所述数据采集模块；所述数据采集模块兼容5V和24V的数字信号，并将此数字信号传输给所述CPLD模块；所述CPLD模块采集所述数据采集模块传送过来的数字信号并进行整合和处理后，传输至所述隔离模块；所述隔离模块将所述数字信号电气隔离后，经所述SPI总线接口上传至上位机；数据输出模式：所述SPI总线接口接收上位机下发的数字信号，并传输至所述隔离模块；所述隔离模块将此数字信号电气隔离后，发送给所述CPLD模块；所述CPLD模块将所述经电气隔离后的数字信号进行验证和处理后，传输至所述数字输出模块，并经所述数字输出模块输出至所述IO接线端子。2.根据权利要求1所述的一种基于CPLD的IO数据采集卡，其特征在于，所述CPLD模块内部集成了IO配置单元、IO输入单元、IO输出单元、数据处理单元和数据传输单元，其中：所述IO配置单元的输出端连接所述IO输入单元的输入端，用于配置所述IO数据采集卡中数字信号的输入和输出；所述IO输入单元的输出端连接所述数据处理单元的输入端，用于采集所述IO配置单元中的数字信号；所述数据处理单元与所述数据传输单元双向连接，所述数据处理单元的输出端还连接所述IO输出单元的输入端，用于对从所述IO输入单元获得的数字信号进行处理、验证和校验；所述IO输出单元的输出端连接所述IO配置单元的输入端，用于输出数字信号至所述IO配置单元。3.根据权利要求1或2所述的一种基于CPLD的IO数据采集卡，其特征在于，还包括一电源模块，所述电源模块与所述CPLD模块连接，用于提供所述CPLD模块的工作电源。4.根据权利要求1所述的一种基于CPLD的IO数据采集卡，其特征在于，所述数据采集模块为一数据采集电路，所述数据采集电路包括电阻R1、R2、R3和R4，以及金属-氧化物半导体场效应晶体管MOSFET,所述电阻R1、R2和R3的一端共接，所述电阻R1的另一端连接5V/24V输入端，所述电阻R2的另一端接地GND,所述电阻R3的另一端接所述金属-氧化物半导体场效应晶体管MOSFET的栅极G，所述金属-氧化物半导体场效应晶体管MOSFET的源极S接地GND,所述金属-氧化物半导体场效应晶体管MOSFET的漏极D同时连接电阻R4和输出端，所述电阻R4的另一端连接电源电压VCC。5.根据权利要求4所述的一种基于CPLD的IO数据采集卡，其特征在于，所述电阻R1和R2的阻值相同，所述电阻R4的阻值大于10K，所述金属-氧化物半导体...

【专利技术属性】
技术研发人员：冀宝霖，赵怀林，陈胜，华容，
申请(专利权)人：上海应用技术学院，
类型：发明
国别省市：上海;31