时间交错型AD 转换器制造技术

提供一种降低定时偏移的时间交错型AD转换器，具备：N个(N是2以上的整数)AD转换器，将模拟输入电压转换为数字值；分频器，将时钟信号进行N分频而生成N个分频时钟信号，将所生成的分频时钟信号向N个AD转换器供给；N个可变延迟电路，调整向N个AD转换器分别供给的分频时钟信号的延迟时间；低通滤波器电路或输入缓冲器电路，限制时钟信号的频带而生成参考信号；以及控制电路，控制N个可变延迟电路的延迟时间，使被输入参考信号时从N个AD转换器输出的各数字输出值的误差为规定值以下。

【技术实现步骤摘要】

本专利技术涉及时间交错型AD转换器。
技术介绍
AD转换器中有各种架构，通过分辨率或采样频率、功耗等规格而区分使用。其中，以超过1GHz的高速的采样频率动作的AD转换器难以用单体的AD转换器实现，所以多数情况下使用时间交错(interleaved)型的AD转换器。时间交错型AD转换器具有以下架构：配置N个(N是2以上的整数)AD转换器(以下称作“通道AD转换器”)，向各个AD转换器输入将相位均等地错开的动作时钟信号，在AD转换后将各输出数据进行结合。因此，各通道AD转换器的动作时钟频率可以设为采样频率的1/N倍的频率。结果，用采样频率超过1GHz的高速的AD转换器也能够实现。但是，在时间交错型AD转换器中，因构成各通道AD转换器的元件的偏差、错配而发生各种误差。特别是，采样时的时钟信号的定时误差(以下称作“定时偏移(timing skew)”)是使AD转换精度(SN比)劣化的重要的课题。定时偏移因各通道AD转换器的采样电路中的开关、电容元件的偏差或错配、还有从时钟生成电路到各通道AD转换器的路径差而发生。发生了定时偏移时的AD转换结果包括在其输出波谱上发生的寄生(spurious)信号。特别是，当输入高频信号时，由定时偏移带来的AD转换误差被较大地呈现，使SN比大幅劣化。对时间交错型AD转换器的定时偏移进行修正的方法到目前为止提出了很多。其中，对输入信号给出参考信号、将各通道AD转换器的时钟信号的相位用可变延迟电路等进行调整的方法是能够可靠地且在短时间内对定时偏移进行修正的方法。提出了作为参考信号而将由数字模拟转换器(以 下称作“DAC”)生成的信号一边错开相位一边输入、通过检测该信号的边沿来估计定时偏移的方法(例如非专利文献1)，以及作为参考信号而输入斜波、调整各通道AD转换器的时钟信号的延迟以使各通道AD转换器的AD转换结果相同的方法(例如非专利文献2)。非专利文献1：V.H.－C.Chen，L.Pi1eggi“A 69.5mW 20GS/s 6b Time－Interleaved ADC With Embedded Time－to－Digital Calibration in 32nm CMOS SOI,”IEEE J.Solid－State Circuits,vo1,49,no.12,pp.2891－2901,Dec.2014.非专利文献2：Z.Liu,K.Honda,S.Kawahito“A New Calibration Method for Sampling Clock Skew in Time－interleaved ADC,IEEE International Instrumentation and Measurement Technology Conference,May 2008.
技术实现思路
本申请提供一种降低了定时偏移的时间交错型AD转换器。本申请的一技术方案具备：N个(N是2以上的整数)AD转换器，将模拟输入电压转换为数字值；分频器，将时钟信号进行N分频而生成N个分频时钟信号，将所生成的上述分频时钟信号向上述N个AD转换器供给；N个可变延迟电路，调整向上述N个AD转换器分别供给的上述分频时钟信号的延迟时间；低通滤波器电路或输入缓冲器电路，限制上述时钟信号的频带而生成参考信号；以及控制电路，控制上述N个可变延迟电路的延迟时间，使被输入上述参考信号时从上述N个AD转换器输出的各数字输出值的误差为规定值以下。有关本申请的时间交错型AD转换器能够减少定时偏移。根据本申请，能够通过小规模的追加电路对时间交错型AD转换器的定时偏移进行修正。附图说明图1是表示有关本申请的实施方式的时间交错型AD转换器的结构例的框图。图2是表示在图1的时间交错型AD转换器中进行定时偏移修正时的时钟时间图。图3是表示可变延迟电路的一结构例的电路图。图4是概略地表示参考信号的波形的图。图5A是表示在发生定时偏移时不进行修正时的模拟结果的图。图5B是表示在发生定时偏移时应用了本实施方式的修正方法时的模拟结果的图。附图标记说明 1 AD转换器2 开关3 输入缓冲器 4 控制电路5 时钟生成器 6 分频器7 参考信号生成电路8 变换器9、10、11 电阻元件12 电容元件13、14 变换器15 可变电容元件 ADC1、ADC2、ADC3、ADCN 通道AD转换器Δtl、Δt2、Δt3、ΔtN 可变延迟电路ΔtREF 基准可变延迟电路具体实施方式(作为本申请的基础的认识)首先，对作为本申请的基础的认识进行说明。在以往的定时偏移修正方法中，当进行了AD转换器的更高速化、高分辨率化时，需要将DAC输出的相位控制步骤分得较细，所以导致修正时间的增大及修正用的追加电路的复杂化。此外，斜波等参考信号的生成也随着AD转换器的高速化、高分辨率化而变得难以实现。所以，本专利技术者们为了实现能够抑制修正用的追加电路的规模并且将 定时偏移正确地修正而防止AD转换误差的发生的时间交错型AD转换器，进行了专门研究。本申请的一技术方案具备：N个(N是2以上的整数)AD转换器，将模拟输入电压转换为数字值；分频器，将时钟信号进行N分频，生成N个分频时钟信号，将所生成的上述N个分频时钟信号向上述N个AD转换器供给；至少(N－1)个可变延迟电路，调整上述N个分频时钟信号中的至少(N－1)个分频时钟信号的延迟时间；低通滤波器电路或输入缓冲器电路，限制上述时钟信号的频带而生成参考信号；以及控制电路，控制上述至少(N－1)个可变延迟电路的延迟时间，使被输入上述参考信号时从上述N个AD转换器输出的数字输出值间的误差减少。根据该技术方案，控制至少(N－1)个可变延迟电路的延迟时间，使被输入限制时钟信号的频带而生成的参考信号时从N个AD转换器输出的数字输出值间的误差减少。由此，能够使N个AD转换器的采样的相位一致。因此，能够抑制由定时偏移带来的AD转换性能的劣化。在上述技术方案中，也可以是，上述时间交错型AD转换器具备上述低通滤波器电路；上述低通滤波器电路由无源元件构成。根据该技术方案，进行频带限制的电路是使用无源元件的低通滤波器电路，所以能够抑制进行频带限制的电路的规模。在上述技术方案中，也可以是，上述时间交错型AD转换器具备上述输入缓冲器电路；还具备对向上述输入缓冲器电路输入的上述时钟信号的振幅及共用电位进行调整的电路。根据该技术方案，进行频带限制的电路是输入缓冲器电路，所以能够抑制进行频带限制的电路的规模。在上述技术方案中，也可以是，对上述时钟信号的振幅及共用电位进行调整的电路包括至少一个电阻元件。在上述技术方案中，也可以是，对上述时钟信号的振幅及共用电位进行忒正的电路是由无源元件构成的低通滤波器电路。也可以是，上述控制电路控制上述至少(N－1)个可变延迟电路的延迟时间，使被输入上述参考信号时从上述N个AD转换器输出的数字输出值间的误差为规定值以下。在上述技术方案中，也可以是，上述控制电路控制上述至少(N－1)个可变延迟电路的延迟时间，使被输入上述参考信号时从与上述至少(N－1)个可变延迟电路对应的(N－1)个AD转换器分别输出的数字输出值与上述(N－1)个AD转换器以外的AD转换器的数字输出值间的误差为规定值以下。在上述技术方案中，也可以是，本文档来自技高网...

【技术保护点】
一种时间交错型AD转换器，其特征在于，具备：N个AD转换器，将模拟输入电压转换为数字值，其中N为2以上的整数；分频器，将时钟信号进行N分频而生成N个分频时钟信号，将所生成的上述N个分频时钟信号供给至上述N个AD转换器；至少(N－1)个可变延迟电路，调整上述N个分频时钟信号中的至少(N－1)个分频时钟信号的延迟时间；低通滤波器电路或输入缓冲器电路，限制上述时钟信号的频带而生成参考信号；以及控制电路，控制上述至少(N－1)个可变延迟电路的延迟时间，使被输入上述参考信号时从上述N个AD转换器输出的数字输出值间的误差减少。

【技术特征摘要】
2015.05.07 JP 2015-0947381.一种时间交错型AD转换器，其特征在于，具备：N个AD转换器，将模拟输入电压转换为数字值，其中N为2以上的整数；分频器，将时钟信号进行N分频而生成N个分频时钟信号，将所生成的上述N个分频时钟信号供给至上述N个AD转换器；至少(N－1)个可变延迟电路，调整上述N个分频时钟信号中的至少(N－1)个分频时钟信号的延迟时间；低通滤波器电路或输入缓冲器电路，限制上述时钟信号的频带而生成参考信号；以及控制电路，控制上述至少(N－1)个可变延迟电路的延迟时间，使被输入上述参考信号时从上述N个AD转换器输出的数字输出值间的误差减少。2.如权利要求1所述的时间交错型AD转换器，其特征在于，上述时间交错型AD转换器具备上述低通滤波器电路；上述低通滤波器电路由无源元件构成。3.如权利要求1所述的时间交错型AD转换器，其特征在于，上述时间交错型AD转换器具备上述输入缓冲器电路；上述时间交错型AD转换器还具备对向上述输入缓冲器电路输入的上述时钟信号的振幅及共用电位进行调整的电路。4.如权利要求3所述的时间交错型AD转换器，其特征在于，对上述时钟信号的振幅及共用电位进行调整的电路包括至少一个电阻元件。5.如权利要求3所述的时间交错型AD转换器，其特...

【专利技术属性】
技术研发人员：三木拓司，中顺一，尾关俊明，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本;JP